Устройство для обнаружения и регистрации ошибок дискретного канала передачи и накопления информации

;57) Изобретение относится к вычислительной технике и может быть использовано для статистических исследований дискретных каналов связи и устройств накопления информации. Цель изобретения - повышение достоверности регистрации ошибок. Устройство содержь т блок 1 обнаружения ошибок, регистр 2 сдвига, гп элементов ЗИ, т счетчиков 4, элемент ИЛИ 5, гпэлементов ИЛИ-НЕ б, Формирователь 7 импульсов, блок 8 промежуточной памяти, блок 9 управ- пения. регистратор 1 С. счетчик 11 с пересчетом на г 1, счетчик 12 ошибок, 5 ил. м. естовыи сигнсевдослучайьсов поступ1 обнаруженв регистрею импульс импу блок 1 аци ГОСУДАРСТВЕННЫЙ КОМИ) ЕТПО ИЗОБРЕТЕНИЯМ И О 1 КРЬ 1 ИЯМГРИ ГКНТ СССР К АВТОРСКОМУ СВИДЕТЕЛЬСТВ(56) Авторское свидетельство СССР М 862375, кл. Н 04 Е 1/10, 1981. Авторское свидетельство СССР М. 1378757, кл. Н 03 М 13/02, 1987 (54) УСТРОЙСТВО ДЛЯ ОБНАРУЖЕНИЯ И РЕГИСТРАЦИИ ОШИБОК ДИСКРЕТНОГО КАНАЛА ПЕРЕДАЧИ И НАКОПЛЕНИЯ ИН- ФОРМАЦИИ Изобретение относится к вычислительной технике и может быть использовано для статистических исследований дискретных каналов связи и устройств накопления информации.Цель изобретения - повышение достоверности регистрации ошибо.На фиг, 1 приведена структурная схема устройства; на фиг, 2 - функциональная схема блока обнаружения ошибок; на фиг, 3 - схема блока управления; на фиг. 4 схема счетчика на в; на фиг, 5 - схема счетчика ошибок.Устройство для обнаружения и регистрации ошибок содержит блок 1 обнаружения ошибок, регистр 2 сдвига, п 1 элементов И 3, гп счетчиков 4, элемент ИЛИ 5, тэлементов ИЛИ-НЕ б, формировательь 7 импульсов, блок 8 промежуточной памяти, блок 9 управления, регистратор 10 и счетчик 11 с пересчетом на гп, счетчик 12 ошибок, Блок обнаружения ошибок (см. фиг, 2) содержит генератор 13 тактовых импульсов, сумматоры .14 по модулю два, мажооигарный элемент 15, сумматор по модулю два 1 б и рег фиг, 18-2 24 гп мент форм 29. Д бор л рого при н ного шиф нуль, элем блока миро мульт истр 17 сдвига. Блок управления (см. 3),содержит формирователи импульсов 1, триггеры 22, 23 и элемент задержки -Счетчиков (см. фиг. 4) содержит эле- ИЛИ 25, элемент И 26, счетчик 27, ирователь 28 импульсов и дешифратор ешифратор 29 представляет собой наогических элементов, на выходе кото- у имеется логическая единица только аличии на входе двоичного числа, равгл, в сстальных случаях на выходе дератора 29 логический наблюдается С)Счетчик ошибок (см. фиг. 5) содержит ент И 30 и счетчик 31. Формирователи Оф9 управления, счетчика 11 на т и форватель 7 представляют собой ждущие и вибратор ы,аввйстройство работает следующим обраал, представляющий соную последояательность ает на вход регистра 17 ия ошибок. Сдвиг инфор осуществляется с поов тактояои частотыенератора 13 сактовых иксуьс,". , а длиа регистра 17 соотеетстоуе длие псеелослу чайной последоватеп. ости и равна и - 2 -1 где к = 31, Состоие регистра 17 аализируется после каждого оредсго акта. оого ипульса сулквтороли 14 по модулю доа, кгчестос которых Г,аоно (п)/2 и которые гпдклсесмехкду соотоетстоук ци. ми в.,;ходам рсгистрз 17 и входами ыажоритаро о элемента 15, с выхода которосп результатоступаета вход сумматоре 16 по модулю д. а оцнооре сенцо с оыходнсй лнфорлэцией реистра 17, где и формлрует. ся поток очибок, ; челэцескои единице соотоетстгот ошика, логл е",ком, нулю - отсутствие ош;бки о данном ра-ряде входной исоо;.аци Поток ошибок из блока 1 об Друже,я осоибок поступает а регистр 2 сдвига, длина которого ссотее стоует максимальной априорной длине пакета ошибок н, Пакет 40 0 бкс длы и соответствует госледовательпс гь ошбочной информации, сграниченой ошибочными битами. Наприлер, пакетная ошибка для гп - 5 и:еет вид.1000110010101011с О 10111110Пакеты ошбок разделен ежду собой г езошибо ыли;н-, зс апали инфорлацьи длиой не ,еее заранее оговореной величины 1, ПрлчемЛгп сри максимальной оел чине п. Наприлер, при ). 9 информац я ь виде ООРРОООООО 110000000000100 О 1001000000 000000 содер;кит одну пакетую ооибку длины 2 и одну пакетную ошибку длины 8. Илпульслми тактовой частоты енератора 1 го отс. ро о ь хода блока 1 оонаруч(они осбок прсизводится гдеГ потод ошибок о регистре 2 сдвига Выходы лсгразрядов рсгистоа 2 сдвига посту паот на и элементов И 3, причем на элемент И 3.1 поступает си - нал с выхода 1-го разряда регистра 2 сдвига, что соответствует прохождению одиночной ошибк, на элемент И 3 2 поступают сигналы с выходеа 1-о и 2-го разрядов регистра 2 сдвига, что соответствует пГо; охкде;ик. двойнсх ос. ибок и т д, На элемент И 3 гп поступают сигналы с 1-го и и го разрядов Гсл.тра 2 сдоига, что соответствует прохождению пакета ошибок длины гп Гкыходые сигн,"лы на гл злетое И 3 стробированнье импульсам тактовой астории г. генератора 13 блока10 15 20 25 "О : 40 4".) 50 5 обнаружения ошибок, поступают на входы сотое. ствующи гз счетчиков 4, с помощью которых подсчитьоается количество одиночьх -",1, деойь;х 4 2 и т,д. до длины гл скот,х ошибок На входы элементов ИЛИ-НЕ 6 гоступают сигналы г, выходов регистпа 2 сдвига, причем на элемент ИЛИНЕ 6.1 поступают сигналы с 2 го пот-ый выход регистра 2 сдвига, на элемент ИЛИНЕ 6 К поступают сигналы с К 1 пот-ь й выход реистра 2 сдвига,а элемент ИЛИНЕ 6 гп-й погтупает сигнал с сп-го выхода р гистра 2 сдвига. Сигналы с выходов элеменоо ИЛИ-НЕ 6 поступают на входы состое гст".ующих элементов И 3. Когда в 1 К разрядах регистра 2 сдвига расположится пакет ошибок длин, К, на выходах элементов ИЛИ НЕ 6.К, .6 глустановятся лоси. ески единицы, а;а выходах элементов ИЛИ НГ Г.16 К-установятся логические нулл которыми будут закрыты выходы ломеоо 1 3.1,3.К. Таким образом, в счетчиках 1 зарегистрируется только пакет ошибок длины К, и нс произойдет регистрация более коротких пакетоь ошибок, образуемых ошибочными битами пакета длины К Первый бит пакета ошибок с 1-о оыхода регистра 2 сдои э постугае. на второй вход элемента И 26 счетчика 11 г, пересчетом на в, где строубруются ипулсол тактовой частоть; оступао ц;л с генератора 13 тактовых им; л. с.,лоха 1 обнаружеия ошибок на первый гход элемента И 26, с о,хода которого си.нал госгупает на вход Формирователя 28 илпульсов. Формирователь 28 по заднему д рснту поступающего на него импульса формиоует импульс для обнуления счетчика 27. Обнуление происходит в момент времени, : гда пакет ошибок уже будет зарегистрирога о соотоетствуюцем счетчике 4, При этом си нал логи еского нуля с дешифратора 29 г.рыоает выход элемента И ЛИ 25, закрывает елход элемент:. И 26 и закрывает выходы зьементоо И 3 на время, достаточное для выхода из регистра 2 сдвига зарегистрированного пакета ошибок. Таким образол, этот пакет ошибок не фиксируется при оьгкоде из регис ра 2 сдвига как группа более коротких пакетов ошибок, Счетчик 27 считает импульсыактоосй частоты, поступающие на его счет. ный вход от генератора 13 тактовых импульсов чгрез элемент ИЛИ 25, Когда на выходе счечика 27 появится числот. сигнал с девфратоГа 29 через элемент ИЛИ 25 блокует счетный вход счетчика 27 и открывает выходи элементов И 3 и элемента И 26, Сигнал с выхода 1-го разряда регистра 2 сдвига поступает на вход элемента И 30етчика 12 ошибок, который регистрирует обее количество ошибочных бит При заполнении какого-либо счетчика 4 или счетчика 12, а в случае равной длины всех счетчиков, это будет счетчик 12, сигнал переполнения этого счетчика поступает через элемент ИЛИ 5 в блок 8 промежуточной памяти, в 5 котором записывается содержимое счетчиков 4 и счетчика 12, Сигнал с элемента ИЛИ 5 поступает также на вход ,ормирователя 7, который формирует короткий задержанный импульс, обнуляющий счетчики 4 и счетчик 10 12 в момент времени, когда информация иэ счетчиков 4 и 12 переписывается в блок 8. Сина с элемента ИЛИ 5 поступает на вход формирователя 19 имульсов блока 9 управления, который переключает триггер 23 бло ка 9 управления. Триггер 23 включает триггер 23 блока 9 управления. Триггер 23 включает регистратор 10, который выдает сигнал готовности, Этот сигнал запускает формирователь 18 блока 9 управления, им п,льс с которого запускает тригтер 22, Триггео 22 дает разрешение на перезапись информации с блока 8 промежуточной памяти в регистратор 10, Время записи на регистраторе 10 задается с помощью элемента 25 24 задержки блока 9 управления, который запускается сигналом разрешения с триггера 22 через формирователь 20 импульсов, По окончании времени задержки сигнал с элемента 24 задержки, сформированный в 30 короткий импульс с помощью формирователя 21, устанавливает в исходное положение триггеры 22, 23.Таким образом, предлагаемое устройство позволяет разделять пакетные ошибки 35 различной длины, что повышает достоверность регистрации информации с возможностью оптимального выбора помехоустойчивого кода с минимальной избыточностью при требуемой достоверности. 40 Формула изобретенияУстройство для обнаружения и регистрации ошибок дискретного канала передачи и накопления информации, содержащсе 45 блок обнаружения ошибок. вход которого является входом устройства, первый выход соединен с информационным входом регистра сдвига длины гп (где п - максимальная длина пакетной ошибки), первый выход ко торого соединен с первыми входами щ элементов И; второй выход блока обнаружения ошибок соединен с тактовым входом регистра сдвига длины гп и вторыми входами т элементов И, выходы которых соединены со счетчыми входами соответствующих гп счетчиков, выходы разрядов которых соединены с соответствующими информационными входами блока промежуточной памяти, выходы которого соединены с информационными входами регистратора, выход которого соединен с первым входом блока управления, первый выход которого соединен с управляющим входом регистратора, второй выход - соединен с входом разрешения чтения блока промежуточной памяти, выходы переполнения гп счетчиков соединены с соответствующими входами элемента ИЛИ, выход которого соединен с втор м входом блока управления, входом разреш- ния записи блока промежуточной памяти и входом формироваталя импульсов, выход которого соединен с входами сброса п счетчиков 1-е выходы (где 1 с = 2,.,гп) регистра сдвига длины т соединены соответственно с третьими входами одноименных элемен- товИ, отличающееся тем,что,с целью повышения достоверности регистрации ошибок, в него введены счетчик с пересчетом на т, счетчик ошибок и тэлементов ИЛИ - НЕ. )-е входы (где ) =- 1(п - 1 элементов ИЛИ - НЕ обьединены и подключены к (п+1 - -м выходам регистра сдвига длины гп. выход первого элемента ИЛИ-НЕ подключен к третьему входу первого элемента И, выходы второго (п) элементов ИЛИ - НЕ соединены с четвертыми входами одноименных элементов И, первые входы счетчика с пересчетом на пт и счетчика ошибок обьединены и соединены с тактовым входом регистра сдвига длины п. вторые входы счетчика с пересчетом на п и счетчика ошибок обьединены и подключены к первому выходу регистра сдвига длины п, выход счетчика с пересчетом йа гп соединен с четвертыми входами первого и е-го элементов И и пятыми входами второго(гп - 1)-го элементов И, третий вход счетчика ошибок соединен с выходом формирователя импульсов, параллельные выходы счетчика ошибок соединены с соответствующими информационными входами блока промежуточной памяти, выход переполнения соединен с соответствующим входом элемента ИЛИ.1567078 едактор Т.Шагова ктор О,Кундри изводственно-издательский комбинат "Патент", г. Ужгород гарина, 10 каз 4645ВНИИПИ Го Составитель С,ЛевичеТехред М.Моргентал Тиражарственного комитета по изоб 113035 Москва, Ж. Ра Подписноеетениям и открытиям при ГКНТ СССР ская наб., 4/5