Устройство для контроля ошибок воспроизведения информации с носителя магнитной записи

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИРЕСПУБЛИН 801527 50 4 27/36л ИСАНИЕ ИЗОБРЕТЕНИ ЬСТВУ А ВТОРСНОМУ СВИ 45И. Чуманов льство ССС27/36,ство СССР27/36,(54) УСТРОЙС ВОСПРОИЗВЕДЕ ЛЯ МАГНИТНОЙ (57) Иэобрет боростроению писи информа польаовано дл ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТНРЫТИЯМПРИ ГКНТ СССР(56) Авторское свипетУ 1332376, кл, С 11 В24.03.86.Авторское свидетельУ 1273994, кл. С 11 В29.04,85. ВО ДЛЯ КОНТРОЛЯ ОШИБОКИЯ ИНФОРМАЦИИ С НОСИТЕЗАПИСИ ние относится к приботехнике магнитной заии и может быть ися контроля потоков ошибок канала цифровой магнитной записи. Бель изобретения - повьппениеточности контроля ошибок за счет индикации структуры пакета ошибок сигнала магнитной записи, Указаннаяцель достигается тем, что в устройство, содержащее входную шинусинала, шину 2 псевдослучайной последовательности, первь 1 й 3 и второй 4сумматоры по модулю два, первый 5 ивторой 6 регистры сдвига, коммутатор 7, первый 8 детектор ошибок,триггер 9, второй 10 детектор ошибок, введены второй триггер 11, элемент И 12, инвертор 13, индикатор14 и элемент 15 управления. Устройство позволяет идентифицировать оши ку воспроизведения и тип ее в пакете .Изобретение относится к приборостроению, к технике магнитной записии может быть использовано в отдельнойаппаратуре контроля для исследованияпотоков ошибок канала цифровой магнитной записи-воспроизведения,Цель изобретения - повышение точности контроля ошибок эа счет индикации структуры пакета ошибок сигна Ола воспроизведения с носителя магнитной записи.На чертеже представлена структурная схема устройства,Устройство содержит входную шину 1 15сигнала воспроизведения псевдослучайной последовательности импульсов(символов), входную шину 2 тактовогосинхросигнала воспроизведения, первый3 и второй 4 сумматоры по модулю два 20первый 5 и второй 6 регистры сдвига,коммутатор 7, детектор 8 отсутствияошибок, триггер 9, детектор 10 псевдослучайной последовательности ошибок, дополнительный триггер 11, элемент И 12, инвертор 13, блок 14 индикаторов и элемент 15 управления. Входная шина 1 сигнала воспроизведения псевдослучайной последовательности соединена с первым входом сумматора 3 по модулю два и первым сигнальным входом коммутатора 7, выход которого соединен с информационным входом регистра 5 сдвига. Выходы девятого и одиннадцатого разрядов регистра 5 сдвига соединены с входами сумматора 4 по модулю два, выход которого соединен с вторым сигнальным входом коммутатора 7 и вторым вхо дом сумматора 3 по модулю два. Выход сумматора 3 соединен с информапионным входом регистра 6 сдвига, информационным входом детектора 8 отсутствия ошибок и информационным входом детек тора 10 псевдослучайной последовательности ошибок, выход которого соединен с первым, тактирующим входомтриггера 8. Второй установочный в нулевое состояние вход триггера 9 соединен с выходом детектора 8 отсутствия ошибок, а выход - с управляющим входом коммутатора 7. Выходы всех раз-, рядов регистра 6 сдвига соединены с соответствующими индикаторами блока55 14. Выход последнего разряда регистра 6 сдвига соединен, кроме того, с первым информапионным входом триггера 11, ;п 1 версный выход которого соединен с первым входом элемента И 12,выход которого соединен с тактовымвходом регистра 6 сдвига. Входнаяшина 2 тактового синхросигнала воспроизведения соединена с тактовымвходом регистра 5 сдвига, входом тактового сигнала детектора 8 отсутствия сшибок, входом тактового сигналадетектора 10 псевдослучайной последовательности ошибок, вторым входомэлемента И 12 и входом инвертора 13,выход которого соединен с вторым тактирующим входом триггера 11, Выходэлемента 15 управления соединен стретьим установочным в нулевое состояние входом триггера 11.Регистры 5 и 6 соответственно и11 в и 28-разрядные регистры сдвига,Электронный коммутатор 7 соединяет информационный вход регистра 5 свходной шиной 1 сигнала воспроизве -дения псевдослучайной последовательности при наличии на управляющемвходе коммутатора выходного сигналатриггера 9. При отсутствии этогосигнала коммутатор 7 соединяет информационный вход регистра 5 с выходомсумматора 4.Устройство работает следукщим образом,Когда информационный вход регистра 5 подключен посредством коммутатора 7 к выходу сумматора 4, то регистр 5 и сумматор 4 образуют генератор контрольной псевдослучайной последовательности символов, идентичный .генератору (не показан), который формирует известным образомзаписываемую на магнитный носитель(пе показан) испытательную псевдослучайную последовательность символов.Ошибки воспроизведенного испытательного сигнала определяются путемпоэлементного сравнения на сумматоре 3 воспроизводимой псевдослучайнойпоследовательности символов с контрольной последовательностью,В синхронизм с воспроизводимойпсевдослучайной последовательностьюгенератор контрольной псевдослучайной последовательности автоматически вводится путем кратковременногоподключения посредством электронногокоммутатора 7 информационного входарегистра 5 к входной шинеПри отсутствии синхрониэма междуконтрольной псевдослучайной после66 6 Устройство для контроля ошибок воспроизведения информации с носителя магнитной записи, содержащее входную шину сигнала воспроизведения и шину псевдослучайной последовательности, соединенную с первым входом первого сумматора по модулю два и с первым сигнальным входом коммутатора, выходом соединенного с информационным входом первого регистра сдвига, выходы двух соответствующих разрядов которого соединены с входами второго сумматора по модулю два, выходом соединенного с вторым сигнальным входом коммутатора и с вторым входом первого сумматора по модулю 50 5 15276довательнастью и воспроизводимой навыходе сумматора 3 формируется псевдослучайная последовательность оши"бок. На эту последовательность реагирует детектор 10 псевдослучайнойпоследовательности ошибок, на выходекоторого при этом формируется сигнал,который переключает триггер 9. Выходной сигнал триггера 9 поступает науправляющий вход коммутатора 7, который при этом подключает информационный вход регистра 5 к входнойшине 1 сигнала воспроизведения псевдослучайной последовательности. Через, в частности, 11 тактов, т.е. после заполнения регистра 5 безошибочной воспроизводимой псевдослучайнойпоследовательностью, перестает формироваться сигнал ошибок на выходе 20сумматора 3, на что реагирует детектор 8 отсутствия ошибок,При этом на выходе детектора 8 формируется сигнал, который сбрасываеттриггер 9 в исходное состояние. Снимается сигнал с управляющего входакоммутатора 7, который после этогоподключает информационный вход регистра 5 к выходу сумматора 4. Далее регистр 4 и сумматор 4 начинакт самигенерировать контрольную псевдослучайную последовательность символов,но уже поэлементно синхронно с воспроизводимой последовательностьк .Ошибка на выходе сумматора 3 Фор 35мируется в случае несоответствия значения очередного символа (элемента)воспроизводимой псевдослучайной последовательности соответствующему символу контрольной последовательности. 40Сигнал ошибок формируется в потенциальном коде БВН (без возвращения кнулюп) и поступает на информационныйвход регистра 6 сдвига,После возможного в канале магнитной записи сбоя тактового синхросигнала воспроизведения нарушается синхронизм между контрольной псевдослучаной последовательностью и воспроизводимой. При этом автоматическийввод устройства в синхронизм с воспроизводимой псевдослучайной последовательностью с помощью детектора 10псевдослучайной последовательностйошибок, триггера 9, коммутатора 7 идетектора 8 отсутствия ошибок происходит аналогично.При отсутствии ошибок на выходесумматора 3 сигнал (логическая п 1 п) в разрядах регистра 6 и в том числе на выходе последнего разряда этого регистра отсутствует. Согласно этому триггер 11 переводится в нулевое состояние, а на соответствующем входе элемента И 12 устанавливается высокий уровень логической 1", поступающий с инверсного выхода триггера 11 и разрешаюший поступление тактового синхросигнала воспроизведения на тактовый вход регистра 6 для осушествления сдвига информации в нем. При этом все индикаторы блока 14 включены.При выделении сумматором 3 пакета ошибок группа ошибок, включающая и правильные единичные элементш, последовательно вводится в регистр 6, Когда первый ошибочный элемент данного пакета ошибок достигает последнего разряда регистра 6, то на выходе этого разряда формируется высокий уровень логической 1", который через полтакта синхросигнала воспроизведения записывается в триггер 11, Триггер 11 переводится в единичное состояние, после чего запирается элемент И 12 и останавливается сдвиг информации ошибок в регистре 6. В результате регистр 6 запоминает взаимное расположение ошибочных и правильных элементов данного пакета ошибок. По свечению индикаторов блока 14 анализируется структура зафиксированного данного пакета ошибок, ДЛя продолжения контроля пакетов ошибок от элемента 5 управления подается сигнал, который возвращает триггер 11 в нулевое состояние. Формула изобретения1527666 Составитель В, Шубин Техред М.Дидык Корректор А.Обручар Редактор Й, Булла Заказ 7515/54 Тираж 55 В ПодписноеВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР 113035, Москва, Ж, Раушская наб., д, 4/5 Производственно-издательский комбинат "Патент", г.ужгород, ул. Гагарина,01 два,выход которого соединен с информационным входом второго регистрасдвига и с информационными входамидетектора отсутствия ошибок и детектора псевдослучайной последовательности ошибок, к выходам которых подсоединен триггер, выходом соединенный с управляющим входом коммутатора, причем тактовый вход первогорегистра сдвига соединен с входамитактового сигнала детектора отсутствия ошибок и детектора псевдослучаной последовательности ошибок и свходной шиной тактового синхросигнала воспроизведения, о т л и ч а ющ е е с я тем, что, с целью повышения точности контроля ошибок засчет индикации структуры пакета ошибок сигнала воспроизведения, в неговведены дополнительный триггер, элемент И, выходом соединенный с тактовым входом второго регистра сдвига,блок индикаторов, подключенных квыходам разрядов второго регистрасдвига, выход последнего разрядакоторого при этом соединен такжес первым входом дополнительного триггера, выходом соединенного с первымвходом элемента И, инвертор, выходкоторого соединен с вторым входомдополнительного триггера, а входс вторым входом элемента И и с входной шиной тактового синхросигналавоспроизведения, и элемент управления, подключенный к третьему входудополнительного триггера.