Устройство для повышения достоверности дискретной информации

ОПИСАНИЕИЗОБРЕТЕНИЯК АВТОРСКОМУ СВЙДЕТЕЛЬСТВУ 1 и 1 588645 Союз Советских Социалистических Республикб 1) Дополнительное к авт, свид-ву22) Заявлено 07.01,75 (21) 2095910/18-0с присоединением заявки043. 1,сударственный иомите Приоритет вета Министров СССРо делам изобретений и открытий(45) Дата опубликования описания 20.01.78(54) УСТРОЙСТВО ДЛЯ ПОВЫШЕНИЯ ДОСТОВЕРНОСТ ДИСКРЕТНОЙ ИНФОРМАЦИИИзобретение относится к технике передачи данных и может использоваться в системах однонаправленной передачи дискретной информации,Известно устройство для повышения достоверности дискретной информации, содержащее объединенные по входу приемпик сигнала Фаза, блок декодирования и промежу. товарный вакопитель, элемент ИЛИк одному входу которого подключен выход датчика сигнала Фаза, а,к другому входу - выход датчика информации через кодирующий блок, причем выход промежуточного,накопителя подключен к одному из входов блока мажоритарного сложения, к другому входу которого подключении выход первого блока памяти, а также второй блок памяти 11, Однако известное устройство не позволяет с достаточной точностью обнаруживать ошибочно принятую дискретную информацию.Цель изобретения - повышение вероятности обнаружения ошибочно принятой дискретной информации, Для этого в устройство для повышения достоверности дискретной информации введены счетчик, регистр сдвига, блок управления передачей, блок управления приемом, первый, второй и третий ключи, выходной накопитель, дополнительные блок памяти,и блок декодирования, блок сравнения и коммутатор Передача - прием, при этом выходы счетчика непосредственно и через,регистр сдвига подключены к соответствующим входам блока управления передачей и блока управления приемом, к другим входам которого подключены соответственно выходы приемника сигнала Фаза и блока, сравнения, к входам которого подключен выход блока декодирования,непосредственно и через последовательно соединенные первый ключ и 10 дополнительный блок памяти. Выход промеисуточного,накопителя подключении к одному входу выходного накопителя непосредственно, через коммутатор Передача - прием - к другому входу выходного накопителя, к до полнительному входу блока мажоритарногосложения, выход которого непосредственно и через дополнительный блок декодирования подключен к соответствующим входам выходного накопителя, и и соответствующим вхо дам элемента ИЛИ, счетчика и третьего ключа, выходы которого подключены к входам второго блока памяти, соединенного с коммутатором Передача - прием, а через второй ключ - ко входам первого блока памяти.25 Кроме того, выход блока управления передачей подключен к соответствующим входам датчика информации, элемента ИЛИ и коммутатора Передача - прием, выход блока управления приемом - к соответствующим 30 входам выходного накопителя, первого ивто 588645рого ключа и коммутатора Передача - прием, а,выход кодирующего блока - к соответствующему входу коммутатора Передача - прием.На чертеже изображена 1 структурная электрическая схема предложенного устройства.Устройство содержит объединенные по входу приемпик 1 сигнала Фаза, блок 2 декодирования и промежуточный накопитель 3, элемент ИЛИ 4, к одному входу которого подключен выход датчика 5 сигнала Фаза, а к другому входу - выход датчика 6 информации через кодирующий блок 7, причем выход промежуточного накопителя 3 подключен к одному из входов блока 8 мажоритарного сложения, к другому входу которого подключен выход первого блока 9 памяти, а также второй блок 10 памяти, счетчик 11, регистр 12 сдвига, блок 13 управления передачей, блок 14 управления приемом, первый ключ 15, второй ключ 16, третий ключ 17, выходной накопитель 18, дополнительный блок 19 памяти, дополнительный блок 20 декодирования, блок 21 сравнения и,коммутатор 22 Передача - прием. Выходы счетчика 11 непосредственно и через регистр 12 сдвига подключены к соответствующим входам блока 13 управления передачей и блока 14 управления приемом, к другим входам которого подключены соответственно выходы приемника 1 сигнала Фаза и блока 21 сравнения, к входам которого подключен выход блока 2 декодирования непосредственно и через последовательно соединенные первый ключ 15 и дополнительный блок 19 памяти. Выход промежуточного накопителя 3 подключен к одному входу выходного накопителя 18 непосредственно, а через коммутатор 22 Передача - прием - к другому входу выходного накопителя 18, к дополнительному входу блока 8 мажоритарного сложения, выход которого непосредственно и через дополнительный блок 20 декодирования подключен к соответствующим входам выходного накопителя 18, и к соответствующим, входам элемента ИЛИ 4, счетчика 11 и третьего ключа 17, выходы которого подключены к входам второго блока памяти, соединенного с коммутатором Передача - прием, а через второй ключ,16 - к входам первого блока 9 памяти. Кроме того, выход блока 13 управления передачей подключен к соответствующим входам датчика 6 информации, элемента ИЛИ 4 и комм 1 утатора 22 Передача - прием, выход блока 14 управления приемом - к соответствующим входам выходного накопителя 18 первого ключа 15, второго кл 1 юча 16 и коммутатора 22 Передача - прием, а выход кодирующего блока 7 - к соответствующему,входу коммутатора Передача - натрием.Устройство работает следующим образом.Для начала передачи, нажимают кнопку Пуск и сигналом с выхода блока 13 управления передачей запускается датчик 5 сигнала Фаза, который через элемент ИЛИ 4 вы 5 1 О 15 20 25 30 35 40 45 50 55 60 65 дает на выход устройства последовательность из л, элементов, предназначенную для осуществления фазирования неприемной части по импульсу и по циклу. После передачи фазирующей команды сигналом с выхода блока управления передачей на,время, равное длительности 1 циклов, разрешается запуск датчика информации и через коммутатор Передача - прием запускается счетчик и открывается третий ключ, При этом к каждым к двоичным символам, выдаваемым с выхода датчика информации, в кодирующем блоке добавляется (и - к) -проверочных символа;1 комбинаций (и, к) кода выдаются на выход устройства через элемент ИЛИ и одновременно через коммутатор Передача - прием и отирытый третий ключ записываются,во второй блок памяти,После того, как счетчик 11 отсчитает Г циклов, сигнал с выхода регистра 12 сдвига через блок 13 управления передачей снова на один цикл запускает датчик 5 сигнала Фаза и закрывает третий ключ 17, затем сигналом с выхода блока управления запускается счетчик 11, на 1 циклов открывается третий ключ 17 и 1 п-элементных комбинаций с выхода второго блока 10,памяти вновь выдаются на выход устройства через элемент ИЛИ 4 и одновременно записываются во второй блок памяти. Сигнал с выхода блошка 13 управления передачей при первой передаче 1 комбинаций разрешает их выдачу на выход устройства через элемент ИЛИ 4 с выхода датчика 6 информации, при повторных передачах - с,выхода второго блока 10 памяти. По окончании второго цикла работы счетчика 11 в третий раз сначала осуществляется запуск датчика сигнала Фаза, затем счетчика и вновь разрешается выдача на выход устройства сначала фазимующей команды, затем 1 п-элементарных комбинаций с выхода второго блока 10 памяти, при этом третий ключ 17 закрыт и при третьей передаче комбинаций во второй блок 10 памяти они не записываются,Таким образом, на выход устройства три раза подряд выдается блок из (1+1) -комбинаций, первая из которых является фазирующей командой. В дальнейшем работа устройства в;режиме Передача осуществляется аналогично, за исключением того, что для первой передачи последующего блока из (1+1) -комбинации нет необходимости вновь нажимать кнопку Пуск - запуск передающей части будет осуществляться сигналам с выхода блока управления передачей 13.В режиме Прием информация с выхода устройства поэлементно поступает на входы промежуточного накопителя 3, блока 2 декодирования и приемника 1 сигнала Фаза. После приема фазирующей команды сигналом с выхода приемника сигнала Фаза через блок 14 управления приемом, коммутатор 22 Передача - прием запускается, счетчик 11 и открывается третий ключ 17, сигналом50 55 00 65 с выхода блока 14 управления приемом отырывается первый ключ 15. Таким образом,разрешается зались информации с выходапромежуточного,накопителя 3 на вход второго блока 10 памяти и запись сипнала с выхода блока 2,декодирования на вход дополнительного блока 19 памяти. После приемаР-комбинаций,в каждом ряду второго блока10 памяти будет записана соответствующаяи-элементная комбинация, а в каждом разряде дополнительного блока 19 памяти - сошибкой (записана 1) или без ошибки (записан О) эта комбинация была принята.При повторном приеме блока из (1+1)-комбинации вновь запускается счетчик 11, причем в случае неприема фазирующей команды из-за искажений, вносимых помехами вканале связи, сигнал для залуска счетчика 11формируется в блоке 14 управления приемомза счет сигнала с выхода регистра 12 сдвига,При повторном приеме 1-комбинаций в блоке 21 сравнения происходит сравнение признака, соответствующего принятой комбинации, с признакомсоответствующим приемуэтой комбинации первый,раз и записанным вопределенном разряде дополнителыного блока19 памяти. После повторного приема каждойкомбинации на выходе блока 21 сравнениявозможен один из четырех сигналов:ОО - комбинация принята без ошибки обараза;11 - комбинация принята с ошибкой оба,раза;01 - комбинация принята без ошибки припервом приеме и с ошибкой при втором;10 - комбинация принята с ошибкой припервом приеме и без ошибки при втором,При появлении первого и третьего,сигналов ключи 17, 16, 15 закрыты и соответствующая,комбинация стирается на выходе промежуточного накопителя 3. При появлениивторого сигнала сигналом с выхода блокауправления приемом открывается второйключ 16 и принятая комбинация записывается в соответствующий ряд первого блока 9памяти, При появлении четвертого сигналасигналом с невыхода блока управления приемом открываются первый и третий ключи15, 17, лринятая комбинация записывается всоответствующий ряд,второго блока памяти10 вместо комбинации, записанной там припервом приеме., а в соответствующем разряде дополнительного блока 19 памяти стирается признак 1,При третьем приеме блока из (1+1)-комбинаций сигналом с выхода блока 14 управления приемом вновь запускается счетчик 11аналогично его запуску при втором приемеблока. При этом в блоке 21 сравнения сравнивается признак принятой комбинации с соответствующим признаком, записанном,в дополнительном блоке 19 памяти, После третьего приема каждой комбинации,на выходе 5 10 15 20 25 Зо 35 40 45 блока сравнения возможен один из четырехсигналов:00 - комбинация принята без ошибки втретий раз и без ошибки в первый иливторой раз (или оба раза);01 - комбинация принята с ошибкой втретий,раз и без ошибки в первыйили второй раз (или оба раза);10 - комбинация принята без ошибки втретий раз и с ошибкой и первый, ивторой раз;11 - комбинация принята с ошибкой всетри раза.При появлении первого и второго сигналовсигналом с выхода блока управления приемом разрешается запись соответствующейкомбинации на вход выходного накопителя18 с выхода второго блока 10 памяти, припоявлении третьего сигнала - непосредственно с выхода промежуточного накопителя 3,Во всех трех случаях 1 с-информационных элемента комбинации, записанной в выходнойнакопитель 18, выдаются на выход приемнойчасти,При появлении четвертого сигнала разрешается запись,на входы выходного накопителя 18 и дополнительного блока 20 декодирования с выхода блока 8 мажоритарного сложения комбинации, сформированной путемпоэлементного мажоритарного сложения комбинаций, принятых первый раз (с выходаблока 10 памяти), второй раз (с выхода блока 9 памяти) и третий раз (с выхода промежуточного накопителя 3). При обнаруженииошибки во вновь сформированной комбинации сигналом с выхода дополнительного блока 20 декодирования эта комбинация стирается на выходе выходного накопителя 18, лриотсутствии ошибки - выдается на выход приемной части,Таким образом, предложенное устройствопозволяет осуществить автоматизацию процесса исправления ошибок при однонаправленной передаче информации с одновременным увеличением скорости передачи информации и степени повышения достоверности. Формула изобретения Устройство для повышения достоверности дискретной информации, содержащее объединенные по входу приемник сигнала Фаза, блок декодировавия и промежуточный накопитель, элемент ИЛИ, к одному, входу которого подключен выход датчика сигнала Фаза, а к другому входу - ,выход датчика информации через кодирующий блок, причем выход промежуточного накопителя подключен к одному из входов блока мажоритарногз сложения, к другому входу которого подключен выход первого блока памяти, а также второй блок памяти, отличающееся тем, что, с целью повышения вероятности обнаружения ошибочно принятой дискретной информации, введены счетчик, регистр сдвига, блок588645 Вь Составитель Е. ПогибловаРедактор Н. Коган Техред Н. Рыбкина Корректор Е, Мохов Изд.113осударствениого ком по делам изобр113035, Москва, ЖТираж 818тета Совета Министровтений и открытий, Раушская наб., д. 4/5 каз 2916/1НП ПодписР Типография, пр. Сапунова, управления передачей, блок управления приемом, лервый, второй и третий ключи, выходной накопитель, дололнительные блок памяти и блок декодирования, блок сравнения и коммутатор Передача - прием, при этом выходы счетчика, непосредственно и через регистр сдвига подключены к соответствующим входам блока улравления передачей и блока управления приемом, к другим входам которого подключены соответственно выходы приемника сигнала Фаза и блока сравнения, к входам которого,подключен выход блока декодирования,непосредственно и через последовательно соединенные первый ключ и дополнителыный блок памятивыход промежуточного накопителя подключен к одному входу выходного накопителя непосредственно, через коммутатор Передача - прием - к другому входу выходного,накопителя, к дополнительному входу блока мажоритарного сложения, выход которото невосредс 1 венно и через дополнительный блок декодирования подключен к,соответствующим входам выходного накопителя, и к соответствующим входам элемента ИЛИ, счетчика и третьего ключа, выходы, которого подключены к входам второго блока памяти, соединенного с ком мутатором Передача - прием, а через второй ключ - к входам первого блока памяти, кроме того, выход блока управления передачей подключен:к соответствующим входам датчика информации, элемента ИЛИ и,ком мутатора Передача - прием, выход блокауправления приемом - к соответствующим входа м выходното накопителя, первого и второго,ключей, и коммутатора Передача - прием, а выход кодирующего блока - к со ответствующему входу коммутатора Передача - нрием,Источники информации,принятые во внимание при экспертизе 201, Иванов И. и др. Повышение достоверности информации, Техника и вооружение8, 1968.