Способ контроля логическихсхем

ОП ИСАНИЕИЗЬВРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз СоветскихСоциалнстнческииРеспублик и 840770 е(23)Приоритет ао делам изобретений и открытки(54) СПОСОБ КОНТРОЛЯ ЛОГИЧЕСКИХ СХЕ Изобретение относится к контрольно- измерительной технике и может быть использовано для обнаружения и указания места потенциально неисправного (потенциально ненадежного, дефектного) элемента в и - элементных логических схемах последовательного действия на элементах памяти чересквсквдным методсм (т.е, имеется доступ только к входу и выходу проверяемой схемы или логической цепи). Известен способ, предназначенный для контроля трехвходовых схем совпадения, который предусматривает подачу на первый вход контролируемой схемы парных импульсов длительностью т и сдвигом), на второй вход - импульса, задержанного относительно первого из укаэанной пары нв 1 (Т и имеющего длительность 7, ) 1.т+ьф, и на третий вход - импульса длительностью Т, при котором 1( ь ( +7. Исправность схемытопределяют срввнейием длительности выходных импульсов с длительностью импуль 2сов, подаваемых на первый вход схвмы Г 1.Известен также способ обнаружения неисправности в логических схемах, основанный нв входном воздействии и вналязе выходных сигналов, согласно которому контролируемую схему разбивают нв учась. ки функционирования элементарных логи ческих операторов, в правильность работы элементов, реализующих эти опервто рь, проверяют подачей на входные полюсы элемента первого набора (слова) иэ заданного подмножес твв и проверкой наличия единичного выходного сигнала, псе дачей второго набора (слова) иэ заданного подмножества и проверкой наличия нулевого выходного сягнвла. Таким образам, создают логические условия правильности работы контролируемой схемы и анализируют рабочие сигналы, дейст вуюшие е контролируемых цепях. При этом осушествляетса допусковая оценка рабочих сигналов, предстввляюших двоичные значения 0 и 1 Г 23.Однако известные способы, основанные на входном воздействии и анализе выходных сигналов, не позволяют обнаружить и указать место дефектного элемента в логических схемах последовательного дейст. вия на элементах памяти, так как при номинале питающего напряжения дефектный элемент не отличается.в функциональной области от заведомо исправного,Бель изобретения - обнаружение и ука-зание места потенциально неисправного элемента в логических схемах, последовательного действия на элементах памяти.Для достижения поставленной цели согласно способу контроля логических , 15 схем, основанному на входном воздейст вии и анализе выходных сигналов, амплитуду питающего напряжения изменяют от номинального значения до заданного порога функционирования на определенном ин 20 тервале входного воздействия причем на вход схемы подают последовательность логических единиц, последовательность импульсов питающего напряжения образуют из 2 - 1 импульсов с амплитудой, равной номиналу питающего напряжения, и импульса с амплитудой, равной заданному порогу функционирования, который занимает в последовательности место 2 ", где и- количество элементов контролируемой схемы, а номердефектного элемента определяют по формуле3=Ь( И - 2 ") + 1235где Й - номер такта питающего напряжения, при котором на выходе контролируемой схемы появляется первая логическая единица,В результате указанного изменения пи 4 о тающего напряжения создаются в определенной последовательности логические условия правильности функционирования всех элементов схемы (при номинале Чп и режим, при котором дефектный элемент 45 не срабатывает, а исправный срабатыва ет (при пороге функционирования Чо ). Эго обеспечивает однозначную задержку выходного сигнала в зависимост 1 от номера дефектного элемента, если в 50 проверяемой цепи дефектным является то. лько один элемент.Согласно предлагаемому способу порог функционирования Ч используется как обобщенный и доступный для наблюдения параметр, который имеет неизвестную или достаточно сложную корреляционную связь с другими параметрами элемента труднодоступными для наблюдения,Значение О зависящее от запасанадежности дефектного элемента по области функционирования, т.е, области, в которой элемент выполняет свою основнуюфункцию, или зоны его работоспособности, задают предварительно. Значение Олопределяют экспериментальным путемСущность предлагаемого способа зв,.ключается в следующем.Контролируемую и - элементную логическую схему последовательного действияна элементах памяти записывают (напрмер, с помощью программируемого источника питания) последовательностью 2 иимпульсов напряжения, в которой один импульс имеет амплитуду ( и занимаетв последовательности. место с номером2а остальные имеют амплитудуЦ(например при и = 4111 111: 011 111 111 и т.д,),Вид последовательности может отличаться от принятой, однако во всех вариантах она должна обеспечивать однозначную задержку выходного сигнала в зависимости от номера дефектного элемента,если на вход контролируемой схемы поступает последовательность логическихединиц, синхронизированная с. последовательностью импульсов питающего напряжения,На вход контролируемой схемы подаютпоследовательность логическихединиц,синхронизированную с последовательностью импульсов питающего напряжения(указанную последовательность может генерировать генератор единичных нормализованных сигналов, которые используются также в качестве синхронизирующихдля программируемого источника питания),Индицируют появление первой логической единицы на выходе контролируемой схемы и устанавливают номер Й соот ветствующего такта питающего напряжения или входного единичного сигнала (например с помощью счетчика импульс сов), затем определяют номер 4 дефектного элемента по формуле (1).Если схема контролируется при п=З, то для обнаружения и указания номерадефектного элемента (1,2 или З его) на нее с источника питания подают последовательность импульсов питающего напряжения 11101111 а на вход - последовательность единичных сигналов с840770 Бездефектнывсе элементы 100 010 110 001 Дефектный 1-ый элемент 100 010 110 110 001 Дефектный2-ой элемент 100010 110 010 110 001 Дефектный3-тий элемент 100 010 110 000 100 010 110 001 выхода генератора нормализированныхединичных сигналсв. Укаэанные последовательности синхронизированы,Как видно из таблицы, при бездефект ности всех элементов первая входная логическая единица переводит схему из состояния 000 в 100, вторая - в 010 и т.д. до четвертого такта, когда схема устанавливается в состояние 001, т.е, на выходе схемы появляется логичес кая единица.При двректности 1-го элемента первому такту соответствует состояние 100, 40 так как в этом такте на схему подается импульс Ц (1), при котором 1-ый дефектный элемент срабатывает . Аналогично, второму такту соответствует состояние 010, а третьему - 110, В четвертом такте схему записывают напряжением Цт (О), при котором состояние схемы сохраняется (110), тнк как при этсвю напряжении дефектный элемент не срабатывает. В пятом такте, с напряжением ЧЛ (1), схема устанавливается в состо. юие 001.Подобным образом составлены описания логических состояний схемы при дефектных 2 и 3-ем элементах.При бвздефектности всех элементов первая логическая единица появляется на,выходе схемы не четвертом такте а при дефектных 1,2 или З-ем элемен 6Логические состояния схемы по тактампитающего напряжения сведены в таблацу (исходное состояние схемы 000). тах - соответственно на 5,6 и 8-ом тактах.Таким образом, определив номер такта, в котором выходной элемент схемы ус 1 ансвлен в единичное состояние, мои- но по таблице логических состояний проверяемой схемы указать номер дефектного элемента.Практическая реализация способа не предполагает описания логических состояний схемы для каждого значения Ю и соответствующего ему кода питающего напряжения. Дпя определенна номера 1 дефектного элемента достаточно с помощью счетчика импульсов определить номер .9 такта, при котором появляется первая выходная логическая единица (в примера логическое состояние 001), а затем ис пользовать формулу (1). оДействительно, по формуле (1) имвею при 8=51, при К 6 2, при й= 8,3, что соответствует таблице. При появлении логической единицы иа, выходе схемы генератор нормализцзоваи-с ных единичных сигналов выключается, чтобы зафиксировать полученное значение Я, а счетчик импульсов сбрасывается в нуль.Составитель А, Янов Редакто С. Родикова Тех едТ, Маточка Ко екто М, ПожоЗаказ 4 755/66 Тираж 732 Подписное ВНИИПИ Государственного комитета СССР,по делам изобретений и открытий 113035, Москва, Ж, Рауаская наб., д, 4/5Филиал ППЛ "Патент", г. Ужгород, ул. Проектная, 4 7 8407Предлагаемый способ позволяет с высокой достоверностью обнаружить и локализовать дефектный элемент червскасквдным методом. Он может быть использован также дпя аналогичной проверки логических цепей последовательного действия на элементах памяти в сложных логических схемах при .предварительном их выделении.Кроме того, способ может найти при менение при прогнозировании отказов и класстфикации однотипнь 1 х логических схем по порогу функционирования,5Формула изобретения 1, Способ контроля логических схем, основанный на входном воздействии и анализе:; выходных сигналов, о т 20 л и ч а ю щ и й с я тем, что, с цельк обнаружения и указания места потенциально неисправного элемента в логических схемах последовательного действия на элементах памяти, амплитуду питаюше го напряжения изменяют от номинального значения до заданного порога функционирования на определенном интервале входного воздействия. 70 82.Способйоп. 1, отп ич аю щ и й с я тем,что на вход схемы подают последовательность логических единиц, последовательность импульсов питающего напряжения образуют из 2" - 1 импульсов с амплитудой, равной номиналу пи тающего напряжения, и импульса с амплитудой, равной заданному порогу функционирования, который занимает в последовательности место 2-"., где и - количество элементов контролируемой схемы, а номер т дефектного элемента . определяют по формуле где М - номер такта питающего напряжения, при котором нв выходеконтролируемой схемы появляется первая логическая единица,Источники информации,принятые во внимание при экспертизе1, Авторское свидетельство СССРМ 198409, кл. Я 01 Р 31/28, 1966.2. Корытная Л. А. Автоматическоеобнаружение неисправностей в электронных цифровых машинах. Кибернетическая техника. Киев, "Наукова думка",1965, с. 98-99 (прототип),