Микропрограммное устройство управ-ления

ОП ИСАНИЕ ИЗОБРЕТЕНИЯ К АВТОРСКОМУ СВ ЕТЕЛЬСТВУСфвэ Советских Социалистических Республик(23) ПриоритетОпублнковано 300 5816 юллетень 1 Чо 20 Дата опубликования описания 300581l Государствеииый комитет СССР яо делам изобретеиий и открытий(54) МИКРОПРОГРАММНОЕ .УСТРОЙСТВО УПРАВЛЕНИЯ Изобретение относится к вычислительной технике и может быть использо вано в цифровых вычислительных машинах.Известно устройство микропрограммного управления, содержащее блок памяти, дешифратор, регистры адреса 1.Недостатком такого устройства яв,ляются большие затраты на оборудование.Наиболее близким по техническойсущности и достигаемому, результатук предлагаемому является устройствомикропрограммного управления, содержащее блок сравнения, три блока памяти,1 сформирователь управляющих сигналов,блок синхронизации, регистр микрокоманд, регистр адреса, регистр кодаопераций 2Недостатком такого устройства является узйая область применения.Цель изобретения - расширение области применения устройства,Поставленная цель достигается тем,что в микропрограммное устройствоуправления, содержащее регистр команд, блок,управления, два блоКа памяти, узел .сравнения, причем первыйвыход первого блока памяти соединенс первым информационным входом регист 30 ра команд, первый выход блока управления соединен с первым входом второго блока памяти, второй выход блокауправления соединен с первым входомузла сравнения, третий выход блокауправления является управляищии выхо;.дом устройства, введены блок элементов И и сумматор, причем первый входблока элементов Й соединен с информационным входом .устройства, второйвход блока элементов И соединен спервым выходом сумматора, третий входблока элементов И соединен с первымразрядным выходом регистра команд,который является информационнымвыходом устройства, первый выход блока элементов И соединен совторьм входом узла сравнения, второй выход блока элементов И соединенс первым входом первого блока памяти,третий выход блока элементов И соеди"нен со вторым входом второго блокапамяти, четвертый вход блока элементов И соединен с четвертым выходомблока управления, первый вход блокауправления соединен с управляющим входом устройства, второй вход блокауправления соединен с первым выходомузла сравнения, второй выход узласравнения второй выход узла сравнения. соединен с первым входом сумматора, второй вход сумматора соединен со вторым разрядным выходом регистра команд, третий вход сумматора соединен с пятым выходом блока управления, второй ныход сумматора соединен с третьим входом блока управления, шестой выход блока управления соединен с управляющим входом регистра команд, седьмой выход блока управления соединен со вторым входом первого блока памяти четвертый вход блока управления соединен, со вторым выходом первого блока памяти, пятый вход 6 ло. ка управления соединен с первым вы - ходом второго блока памяти, второй выход второго блока памяти соединен со 15 вторым информационным входом регистра команд.Поставленная цель достигается также тем, что блок управления содержит генератор тактовых импульсов, блок щ памяти, регистр адреса, два дешифратора, элемент И-ИЛИ, два элемента И, элемент ИЛИ, причем выход генератора тактовых импульсов соединен с первым входом блока памяти и с четвертым выходом блока, выход блока памяти соединен с информационным, входом регистра адреса, второй вход блока памятисоединен с выходом элемента ИЛИ, первый и второй входы элемента ИЛИ соединены с выходами первого и второго элементов И соответственно, первые входы первого и второго элементов И соединены соответственно с первым и вторым выходами элемента И-ИЛИ, вторые входы первого и второго элементов 35 И соединены соответственно с первым и вторым разрядными выходами регистра а)реса, третий разрядный выход регистра адреса соединен со входом первого дешифратора, четвертый разрядный 4 О выход регистра адреса соединен со:. входом второго дешифратора, выход первого дешифратора соединен с первым входом элемента И-ИЛИ, второй, третий, четвертый, пятый и шестой входы элемента И-ИЛИ соединены соответственно с первым вторым, третьим, четвертым и пятым входами блока, первый, второй третий, четвертый, пятый и шестой выходы второго,дешифратора соединены соответственно с первым, вторым, третьим, пятым, шестым и седьмым выходами блока.На фиг. 1 приведена структурная схема предлагаемого устройства, на фиг. 2блок управления.Устройство содержит блок 1 элементов И, блок 2 и 3 памяти, блок 4 управления, узел 5 сравнения, регистр б команд, сумматор 7, информационный выход 8 устройства, информа ционный вход 9 устройства, управляющий вход 10 устройства, управлякщий выход 11 устройства.Блок управления содержит гене" ратор 12 тактовых импульсов, блок 13 . 65 памяти, дешифратор 14, элемент И-ИЛИ15, элементы И 16 и 17, элементИЛЙ 18, регистр 19 адреса, дешифратор 20Для обеспечения работы устройствак блоку 4 по входу 10 каждого устройства ввода-вывода .(УВВ) поступаютсигналы "Готов", "Занят", "Запрет",Сигнал "Готов" выдается при готовности данного (УВВ) к обработке информации, сигнал "Занят" выдается, если,(УВВ) выполняет обработку информации,сигнал "Запрет" снимается либо одновременно с.выдачей сигнала "Готов",либо при наличии сигнала "Занят" еслирезультаты решаемой данным (УВВ) задачи не используются при решениизадач стоящихна очереди, Блок4 выдает сигналы в УВВ по.выходу 11о состоянии устройства.Устройство обеспечивает выдачу спервых выходов регистра адресон операторов к УВВ в последовательности,соответствукщей приоритетам, команд,находящихся на данный момент временив одном из блоков 2 или 3. Это обеспечивает реализацию параллельных нычислителъных процессов, протекающих поодним ветвям, с процессами, протекающими по другим параллельным ветвям,в том числе и по ветвям содержащим.контуры, по которым процесс повторяется многократно.Предлагаемое устройство управления работает следующим образом.При поступлении команды от УВВ наблок 1 этим блоком производится запись команды н блок 2 или 3 и одновременно блоком 5 производится сравнение приоритета поступившей команды счислом, хранимым на внутреннем регистре этого блока. Если число, характеризующее приоритет поступйвшейкоманды, меньше хранимого числа, топоступившее число записывается навнутренний регистр блока 5В противном случае содержимое данного регистра не изменяется,При поступлении от УВВ следукщих команд их запись производится аналогично. В результате на внутреннем регистре блока 5 фиксируется наименьшее число, соответствующее команде с наибольшим приоритетом из всех записанных в блок 2 или 3.При отсутствии сигналов "Запрет" от всех УВВ блок 4 переключает свободный блок памяти 2 или 3 на запись, а заполненный командами - на считыв.ание. При переключении блоком 2 или 3 содержимое внутреннего регистра блока 5 переписывается на внутренний регистр сумматора, после чего на внут ренний регистр блока 5 записывается максимально возможное число.По сигналам блока 4 производится последовательная пересылка команд из блока 2 или 3, включенного на считывание,в регистр 6.С регистра б числа, характеризующие приоритет каждой команды, поступают на вход сумматора 7, где из нихвычитается число, содержащееся на его внутреннем регистре. При разности, равной нулю, сумма. тор 7 сигнализирует блоку 4 о необходимости выдачи в УВВ адресной части данной команды. Если результат вычитания в сумматоре 7 не равен нулю, то разность и адресная часть команды с .регистра б записывается через блок 1 в блок памяти, включенный на запись .При этом разность с сумматора 7 поступает также на вход блока 5 и заносится на.его внутренний регистрс ,если она меньше содержимого этого регистра. В противном случае содержи мое данного регистра не изменяется.Если в процессе выбора команд с наибольшим приоритетом поступают команды от УВВ, то. этот процесс преры-вается на время записи поступившей20 команды в блок памяти 2 или 3.Если из блока памяти включенного на считывание, выбраны все команды и все УВВ сняли сигналы "Запрет", то блоком 4 производится переключение этого блока на запись, )а другого на считывание при этом процесс считывания продолжается. УВВ снимает сигнал "Запрет" после выполнения специальной команды, имеющейся,в ,программе решаемой данным УВВ зада- З 0 чи и определяющей дальнейшее направление вычислительного процесса.Таким образом, предлагаемое устроиство управления обеспечивает расшире ние Функциональных возможностей и повышение производительности ЦВС при постановке и решении сложных, со многими параллельными ветвями и циклами задач.40Формула изобретения1. Микропрограммное устройство управления, содержащее регистр ко манд, блок управления, два блока памяти, узел сравнения, причемпервый выход первого блока памяти соединен с первым информационным входом регистра команд, первый выход блока 50 управления соединен с первым входом второго блока памяти, второй выход блока управления соединен с первым входом узла сравнения, третий выход блока управления является управляющим выходом устройства, о т л и ч а ю щ ее с я тем, что, с целью расширейия области применения, устройство содержит блок элементов И и сумматор, причем первый вход блока элементов И соединен с инФормационным входом уст ройства, второй вход блока элементов И соединен с первым выходом сумматора, третий вход блока элементов И соединен с первым разрядным выходом регистра, который является информа ционным выходом устройства, первыйвыход блок а элемент ов И с оеди не н со вторым входом узла сравнения, второй выход блока элементов И соединен с первым входом. первого блока памяти, третий выход блока элементов И соединен со вторым входом второго блока памяти, четвертый вход бло-. ка элементов И соединен с четвертым выходом блока управления, первый вход блока управления соединен с управляющим входом устройства, второйвход блока управления соединен с первым выходом узла сравнения, второйвыход узла сравнения, соединен с первым входом сумматора,.второй входсумматора соединен со вторым разрядным выходом регистра команд, третий.вход сумматора соединен с пятым выходом блока упрдвления, второй выходсумматора соединен с третьим входомблока управления, шестой выход блокауправления соединен с управляющим входом регистра команд, седьмой выход.блока управления соединен со вторымвходом первого блока памяти, четвертый вход блока управления соединен совторым выходом первого блока памяти,пятый вход блока управления соединен с первым выходом второго блокапамяти, второй выход второго блока памяти соединен со вторым информационным входом регистра команд,2. Устройство по п, 1, о т лич а ю щ е е с я. тем, что, блок управления содержит генератор тактовых:импульсов, блок памяти, регистр адреса, два дешифратора, элемент И-ИЛИдва элемента И, элемент ИЛИ, причемвыход генератора тактовых импульсовсоединен с первым входом блока памяти и с четвертым выходом блока, выход блока памяти соединен с информационным входом регистра адреса, второйвход блока памяти соединен с выходом элемента ИЛИ, первый и второйвходы элементов И соединены с выходом первого и второго элементов И соответственно, первые входы первогои второго элементов И соединены соответственно с первым и .вторым выходами элемента И-ИЛИ, вторые входы первого и второго элементов И соединенысоответственно с первым и вторым разрядными выходами регистра адреса,третий разрядный выход регистра адреса соединен со входом первого дешифратора, четвертый разрядный выход регистра адреса соединен со входом второго дешифратора, выход первого дешифратора соединен с первымвходом элемента И-ИЛИ, второй, третий,четвертый, пятый и шестой входы элемента И-ИЛИ соединены соответственнос первым, вторым, третьим, четвертыми пятым входами блока, первый, второй,третий, четвертый, пятый и шестойвыходы второго дешифратора соединенысоответственно с первым, вторым треть834699 им,пятым, шестым и седьмым выходаьаблока. Источники информации,принятые во внимание при экспертизе1. Авторское свидетельство СССР 9 437073, кл. С 06 Г 9/14, 1972. 2. Авторское свидетельство СССР 9 583435, кл. С 06 Г 9/22, 1977ВНИИПИ Заказ 4100/7Тираж 745 Подписное илиал ППП Патент",