Аналого-цифровой преобразователь

Союз Советских Социалистических республик(22) Заявлено 16.04. 79 (21) 2751679/18-21 с присоединением заявки йоЮ(23) Н 03 К 13/17 Госуяарственнмй комитет СССР ио дедам изобретений и открытийДата опубликсвания описания 28. 02. 81,;л3 Московский ордена Трудового Красного Эн ни инженерно"физический институт(54) АНАЛОГО-ЦИФРОВОЙ ПРЕОБРАЭОВАТЕЛЬ 1Изобретение относится к устройствам импульсной техники и предназначено для использования в цифровых измерительных приборах, устройствах автоматического управления, в системах сбора и обработки данных. Известньг быстродействуххцие аналого-цифровые преобразователи,построен-ные по методу непосредственного считывания и содержащие резистивный де литель из 2" резисторов с одинаковым сопротивлением (и - число двоичных разрядов), служащий для создания 2"-1 эталонных напряжений, которые тз подаются на входы 2"-1 схем сравнения, на вторые входы которых задается входной сигнал, выходы схем сравг нения соединены с 2"-1 входами шифратора, с выходов которого снимается 20 параллельный двоичный код, соответствующий входному сигналу И 1 .Недостатком этих преобразователей, проявляющемся при повышении их точ" ности (т,е. с ростом числа двоичных разрядов и),является степенное возрастание (примерно как 2") потребляемой мощности и размеров устройства, связанных со степенным ростом числа схем сравнения, резисторов делителя 30 эталонного напряжения и элементовшифратора.Известен аналого-цифровой преобразователь, содержащий источник входного сигнала, источник эталонного напряжения, линию задержки с ивыходами, где и - количество разрядов преобразователя, исдви" говых регистров, и элементов сравне-о ння, к первому входу элемента сравнения старшего разряда которого подключен выход источника входного сигнала, ко второму входу - источник эталонного напряжения, выходы элементов сравнения, кроме младшего разряда, соединены со входами исдвиговых регистров 2.Недостатком преобразователя является ограниченная точность.Цель изобретения - повышение точ" ности аналого-цифрового преобразователяПоставленная цель достигается тем, что аналого-цифровой преобразователь, содержащий источник входного сигнала, источник эталонного напряжения, линию задержки с ивыходами, где и - количество разрядов преобразователя, исдвиговых регистров, и элементов сравнения, 809555к первому входу элемента сравнениястаршего разряда которого подключен выход источника входного сигнала, ко второму входу - источникэталонного .напряжения, выходы элементов сравнения, кроме младшегоразряда, соединены со входами и сдвиговых регистров, введены резистивная матрица йК на иразряд, и днухнходовых устройств коммутации, идвухвыходовых устройствкоммутации, и"1 устройств аналогового хранения, а линия задержки содержит идополнительных входов, при"чем к первому входу первого двухвходового устройства коммутации подклю-. чен источник входного сигнала, ко второму входу - источник эталонногонапряжения, к ныходу - первый вход линии задержки, ивыходов которой соединены со входами идвухвыходовых устройств коммугации, у каждого из которых первый выход через соответствующее устройство аналогового хранения, а второй выход - непосредственно соединены со входами соответствующего элемента сравнения данного разряда, Выходы элементов сравнения, кроме элемента сравнения младшего разряда, соединены с первыми входами соответствующих им днухвходоных устройств коммутации, выходы которых соединены с ивходами линии задержки, источник эталонного напряжения подключен ко входу резистивной матрицы йЯ, ивыходы которой соединены со вторыми входамй идвухВходоных устройств коммутации.На чертеже изображена блок-схема анааого-цифрового преобразователя на четыре двоичных разряда.Преобразователь содержит источник 1 Входного сигнала, источник 2 эталонного напряжения, линию 3 задержки, имеющую входы 4-7, выходы 8-10 и выводы для подключения двух фаз 11 и 12 импульснбго питаниясднигоВые регистры 13-15, элементы 16-19 сравнения, резистивную матрицу 20, имеющую вход 21, выходы 22-24 и содаржещую резисторы 25-30, двухвхо- ДОВЫВ Устройства 31-34 коммутации со входами 35-42, днухвыходовые уст ройства 43-45 коммутации с выхо-. .д 46-51, устройства 52"54 аналого ого хранения. Выходом преобразо.Ва являются выходы 55-57 сдвиговых регистров 13-15 и выход 58 элемента 19 сравнения, В качестве линии задержки используется устройство, выполненное на приборах с зарядовой связью с двухфазным импульсным питанием и иеразрушающим считы-. ванием передаваемых сигналов на боковых выходах.Аналого-цифровой преобразователь работает следующим образом.На вход 35 устройства 31 коммутации подается входной аналоговый сигнал О от источника 1 входногосигнала, йа вход 21 подается от источника 2 эталонного напряжения эталонное напряжение Еас, равное поло- .вине максимального входного сигнала 5 ОМ : = Езт = 0 Ьх щ/2При этом навыходе 22 напряжение О 2= Е з/2, навыходе 23 напряжение Оз Еэт/4,на выходе 24 - 04 = Еэт/8. От источника. 1 входного сигнала и источ ника 2 эталонного напряжения выборка входного сигнала Оь; и эталонныйсигнал ЕЭС поочередно вводятся влинию 3 задержки по входу 4 с помощьюдвухнходового устройства 31 коммутации, образуя набор из двум аналоговых сигналов О, (с=О) =.Од:О 6, саО)и О,а (с=Т)=Еэс, где с=О определяетначало отсчета времени с момента ввода выборки входного сигнала 04,; Т -период ввода сигнала н линию 3 задерж О ки.Затем н линию 3 задержки по входу4 вводится следующий набор из двухсигналов: следующей ныборки входного,сигнала ОЬх,=ОЬ(С=2 Т) и эталонного д сигнала Е э, т.е, О;+, (с=2 Т) =О.Ьк,4 .ф =ОЬ (с=2 Т) и 01 д (с=ЗТ)=ЕтТак в линии 3 задержки формируетсяи перемещается набор из двух сигналов - выборки входного сигнала иэталонного сигнала. Процесс преоб-.разования выборки входного сигналав двоичный код рассмотрим на примере выборки входного сигналаО,ь(с=О)дОь;. Одновременно с вводомэтой выборки входного сигнала нлинию 3 задержки по входу 4 н моментвремени с=О, эта выборка сравнивается со значением эталонного сигнала,Ес элементом 16 сравнения. Результатом сравнения,является логический 40 сигнал на его выходе равный а=О илиа =1, являющийся значением старшега разряда кода преобразуемой выборки нходного аналогового сигнала О.Логический сигнал а поступает навход регистра сдвига 13, выполняющего роль динамической памяти, иоднОВременно на вход 37 двухвходового устройства 32 коммутации. Значение логического сигнала а на выходе элемента 16 сравнения управляет двухвходоным устройством 32 коммутации по входу 37 и обеспечиваетдобавление сигнала ОЕэс/2 свыхода резистивной,матрицы 20 черезднухВходоВое устройстВо 32 коммутации к меньшему из двух в наборесигналов Ц, (с=О)=ОЫ и Од (с=Т)= Е,перемещающихся в линии 3 задержки,например, если в результате сравнениЯ Ож =О(с=О) ) Ет, то после 6 выборки логического сигнала на вы;ходе элемента 16 сравнения а=1 бу-,дет осуществляться добавка О 1=Е с/2к меньшему в наборе из двух сйгналов,т.е, будет О (с=2 Т)=011 (с=Т)=Оь 1, 65 а О (с 2 Т)=Ес+Еа/2. Далее, припереносе набора из двух сравниваемыхсигналов по линии З.задержки первыйиз них в момент времени г 2 ТО; (г 2 Т)=ОфЧ считывается неразрущающим способом с линии 3 задержкии поступает на двухвыходовое уст-ройство 43 коммутации и на устройство 52 аналогового хранения, которым и запоминается. С выхода устройства 52 аналогового хранения этотсигнал поступает на один из входовэлемента 17 сравнения в момент вре(мени г=ЗТ. В следующий такт переноса сигналов по линии 3 задержки,т.е. при гЗТ, второй из сигналов врассматриваемом наборе ОЧ (г=ЗТ)О 4 ъ ( г=2 Т) = Е зт +Е эт /2 считываетсянеразрушающим способом с выхода 8и с выхода 46 устройства 43 коммутации и поступает на второй вход элемента 17 сравнения. В результатесравнения сигналов из рассматриваемого набора ОЧ 4 (г=2 Т)=О; иОЧ 2 (г=ЗТ)=Еэ+Еэт/2 элемент 17сравнения вырабатывает значение второго разряда двоичного кода а пре 1образуемой выборки ОЧ,; аналогового. сигнала. Пусть О; ( Е + Езт/2тогда а =О. Логический сигнал а =02с выхода элемента 17 сравнения поступает на вход сдвигового регистра 14,имеющего на один разряд меньше, чемсдвиговый регистр 13, в котором хранится значение а, Одновременно сигнал с выхеда элемента 17 сравненияпо входу 39 управляет двухвходовьмустройством 33 коммутациикотороеосуществляет добавку уравновешивающего сигнала О = Е э /4 к меньшемуиз сигналов в перемещающемся в линии3 задержки наборе из двух сигналовОЧ и ОЧ, В рассматриваемом примереЩ (г 2 Т). ОЧ(г=ЗТ) и добавкаО вЕзт/4 осУЩествлЯетсЯ к пеРвомУсигналу в наборе, т.е,Очч(йзт) д Очч И Ят)Ф езг/4 Оьч+е /дОЧ 1(г=4 Т)ОЧЬЗГ) Ею+ Еу(2.Аналогично происходит процесс Формирования более младших разрядовдвои його кода аналогового сигналаО; сопровождающийся уравновешиванием двух сигналов в наборе О 4 иОя, перемещающихся в линии 3 задержки, Процесс преобразования завершается выработкой на выходе 58элемекта 19 сравнения значения младщего разряда кода,а, синхронно свыработкой которого на выходах 55"57сдвиговых регистров появляются значения остальных разрядов кода а,а,Одновременно в аналого-циФровомпреобразователе происходит уравяо 6вешивание и (для рассматриваемого примера и 4) выборок входного сигнала О ; где ) = 1,2,3На выходах 55-58 через промежутки времени г 2 Т. появляются значения параллельного двоичного кода преобразуемых выборок входного сигнала. Формула изобретения. Аналого-цифровой преобразователь,содержащий источник входного сигнала,источник эталонного напряжения, линиюзадержки с авыходами, где и - ко"личество разрядов преобразователя,исдвиговых регистров, и элементовсравнения, к первому входу элементасравнения старшего разряда которогоподключен выход источникавходногосигнала, ко второму входу - источникэталонного напряжения, вы 3 годы элементов сравнения, кроме младшего раз"- ряда, соединены со входами исдви,говых регистров, о т л и ч а ю щ и й-. с я тем, что, с целью повышения точности, в него введены резистивнаяматрица йВ на иразряд, и двухвходовых устройств коммутации, идвухвыхадовых устройств коммутации,иустройств аналогового хранения,а линия задержки содержит идополнительных входов, причем к первомувходу первого двухвходового устройства коммутации подключен источниквходного сигнала, ко второму входу -источник эталонного напряжения, квыходу - первый вход линии задержки,ивыходов которой соединены свходами идвухвыходовых устройствкоммутации, у каждого из которыхпервый выход через соответствующееустройство аналогового хранения,а второй выход " непосредственносоединены со входами соответствующего элемента сравнения данного разряда, выходи элементов сравнения,кроме элемента сравнения. младшегоразряда, соединены с первыми входами соответствующих им двухвходовых устройств коммутации, выходы которых. соединены с ивходами линии задержки,.источник эталонного напряжения подключен ко входу резистивной матрицы йВ, .ивыходы которой соединены со вторыми вхсщами идвухвходовых устройств коммутации, ййИсточники информации,принятые во внимание при экспертизе1. Балакай В.Г. и др. Интегральные схемы АЦП и ЦАП. "Энергия",1978, с. 55.Я 2. "Еесггоис Оеы 9 и, 1969, Р 1,с. 101-102 (прототип),809555 Составитель В. МахнановТехред Е.Гаврилешко Корректор О. Билак Редакто Шевченк Заказ 457/ ППП "Патент", г. Ужгород, ул. Проектная,4 фил Тираж 999 ВНИИПИ Государственног по делам иэобр 4 тени 13035, Москва; Ж-З 5, РаушПодписноекомитета СССРи открытийокая наб., д. 4/5