Устройство аналого-цифрового преобра-зования

40 матрицы ЙЙ, выход первого блокасравнения через дешифратор соединен со входами установки в 0 регистра, генератор импульсов, подключенный через. распределитель тактовко входу регистра и нулевому входутриггера и входам триггера знака,выходы которого соединены с управ,ляющими.входами второго и третьегоключей, через которые источникиэталонного напряжения положительнойи отрицательной полярности подключены к аналоговым входам двухнозиционных переключателей и входу первого ключа, введены четвертый ипятый ключи и дополнительная щ-разрядная резистивная матрица 8-2 Р, вхо ды которой аоединены с выходами двухпозиционных переключателей, выход -со вторым входом второго блока сравнения, (щ+1)-ый резистор 28 дополнительной реэистивной матрицы КВ 20подключен к выходам четвертого ипятого ключей, сигнальные входы которых соответственно соединены систочниками положительной и отрицательной полярности, управляющие входы - соответственно с единичным инулевым выходами триггера знака.На чертеже изображена схема предлагаемого устройства.Устройство содержит блоки 1 и 2сравнения, щ-разрядные реэистивныематрицы К3 и 4, генератор 5 импульсов, распределитель б тактов,регистр 7, триггер 8, ключи 9-15,триггер 16 знака, дешифратор 17,элемент ИЛИ 18, элемент И 19, элемент 20 задержки, логический блок21 источник 22 эталонного напряжения отрицательной полярности, источник 23 эталонного напряжения положительной полярности.Устройство работает следующимобразом,Весь цикл преобразования происходит за и тактов, и = пр +. п, гдепр - число рабочих тактов, а п = 1контрольный такт.Работа АЦП без самоконт.сля происходит следующим образом. По сигнал млу установки 0 распределитель б тактов устанавливает регистр 7 и триггер 8 в исходное аостояние. При этомключи 10 и 11 подключены к шине нулевого потенциала и напряжение навтором входе блока 1 равно нулю. Припоступлении на первый вход блока 1энакопеременного напряжения производится выбор знака и триггер 16 знакаустанавливается, например, в нулевоесостояние. В этом случае напряжениеот источника 22 через ключ 14 поступает на ключи 10 и 11, Распредели- Щ)тель тактов б переводит триггер старщего разряда регистра 7 в единичноесостояние и на втором входе блока 1появляется напряжение 0,5 Оэ . Еслиизмеряемое напряжение больше напря жения на втором входе блока 1, то на выходе дешифратора 17 импульс не появится и триггер старшего разряда останется в единичном состоянии. Если измеряемое напряжение меньше напряжения на втором входе блока 1, то на выходе дешифратора 17 появится импульс, который возвратит триггер старшего разряда в нулевое состояние. В результате за итактов производится определение всех разрядов АЦП.При самоконтроле на и-ом такте напряжений положительной полярности (триггер 16 в нулевом состоянии) триггер 8 устанавливается в единичное состояние, при этом (щ+1)-ый резистор 28 матрицы 4 оказывается подключенным к источнику 23 через ключи 9 и 14. На выходе матрицы 4 формируется напряжение Ок + О ир Это напряжение поступает на второй вход блока 1. Так как управляющий вход ключа 13 подсоединен к нулевому выходу триггера 16, то (щ+1)-ый резистор 28 матрицы 3 оказывается подключенным к источнику 22 через ключ 13. На выходе матрицы 3 формируется напряжение О - ОЭто напряжение поступает на второй вход блока 2, Если на выходе блоков 1 и 2 ОнзО, + О щд р или Оии с Ок - О р то на выходе элемента 18 формируется импульс неисправности, стробируемый импульсом элемента 20, который поступает в блок 21, где индицируется, регистрируется и иапользуетая для восстановления АЦП,Следующим циклом преобразования триггер 8 устанавливается в нулевое состояние и процесс преобразования повторяется аналогично описанному.При самоконтроле напряжений отрицательной полярности (триггер 16 в единичном состоянии) (щ+1)-ый резистор 2 К матрицы 4 оказывается подключенным к источнику 22 через ключи 9 и 15. На выходе матрицы 4 формируется напряжение -(Ок+Омл.р ) Так как управляющий входключа 12 подсоединен к единичному выходу триггера 16, то (щ+1)-ый резистор 28 матрицы 3 оказывается подключенным к источнику 23 через ключ 12. На выходе матрицы 3 формируется напряжение -(О-О м,р ), Анализ напряжений при помощи блоков 1,2 и 21 и элементов 18-20 производится аналогично описанному.Использование предлагаемого устройства позволяет повысить достоверность и быстродействие контроля нри любом знаке входного напряжения.формула изобретенияУстройство аналого-цифрового преобразования, содержащее щ-разрядную резистивную матрицу йВ с под809554 Составитель .В. МахнановШевченко Техред Е.Гаврилешко Корректор О. Била .+ акт аказ 457/ Тираж 999ИПИ Государственного делам изобретений5, Москва, Ж, Ра Подписноомитета СССРоткрытийкая наб., д./5 филиал ППП "Патентф, г. Ужгород, ул. Проектная ключенными к ней двухпозиционнымипереключателями, управляющие входыкоторых соединены с выходами регистра, (а+1)-ый резистор 2 й резистивной матрицы йй подключен к выходупервого ключа, управляющий вход которого соединен с .единичным вы-ходом триггера, единичный вход которого подключен к выходу распределителя тактов и через элемент задержки - к первому входу элемента И,выход которого .соединен со входомлогического блока, а второй входчерез элемент ИЛИ подключен к выходам двух блоков сравнения, первыевходы которых соединены с шинойизмеряемого напряжения, второй вход 15первого блока сравнения подключен квыходу в-разрядной резистивной матрицы Кй, выход первого блока сравнения через дешифратор соединен совходами установки в 0 регистра, генератор импульсов, подключенный через распределитель тактов ко входурегистра и нулевому входу триггераи входам триггера знака, выходы которого соединены с управляющими входами второго и третьего ключей,через которые источники эталонногонапряжения положительной и отрицательной полярности подключены к аналоговым .входам двухпозиционных переключателей и входу первого ключа,о т л и ч а ю щ е е с я тем, что,с целью повышения достоверности ибыстродействия, контроля, в него введены четвертый и пятый ключи идополнительная е-разрядная резистивная матрица КВ, входы которой соединены с выходами двухпозиционныхпереключателей, выход - со вторымвходом второго блока сравнения,(в+1)-ый резистор 2 й дополнительнойрезистивной матрицы йВ подключен .к выходам четвертого и пятого клю-чей, сигнальные входы которых соответственно соединены с источникамиположительной и отрицательной полярности, управляющие входы - соответственно с единичным и нулевым выхо"дами триггера знака. Источники информации,принятые во внимание нри экспертизе1. Авторское свидетельство СССРР 185581, кл. Н 03 К 13/17, 1967.2. Авторское свидетельство СССРпо заявке Р 2586066/21,кл. Н 03 К 13/17, 31.10.78 (прототип).