Цифровой синусно-косинусный преобразователь

Союз Советских Социалистических Республик(51)м. (л.з с присоединением заявки Нов(23) Приоритет а о 1 Б 7/1 гра 0 ь Р ЛУ 00 Государственный комитет СССР по дедам изобретеннй н открытнйОпубликовано 30,01,81,6 юллетень МВ 4 Дата опубликования описания 300 1,81(54) ЦИФРОВОЙ СИНУСНО-КОСИНУСНЫЙ ПРЕОБРАЗОВАТЕЛЬ Изобретение относится к радиотехнике и может использоваться в качестве датчика кодов синусно-косинусных зависимостей и масштабных метбк угла поворота антенны.Известен цифровой синусно-косинусный преобразователь, содержащий датчик прямого и инверсного и-разрядного кода, сумматор, входы которого соединены с выходами двух старших разрядов датчика прямого и инверсного и-разрядного кода, прямые и инверсные выходы остальных разрядов которого соединены с входами коммутатора, источник синхроимпульсов, выходами соединенный с входами блока управления, через который один из старших разрядов датчика прямого и .инверсного и-разрядного кода соединен с управляющим входом коммутато ра и корректирующим входом множительного блока, старшие разряды коммутатора соединены с входами блока памяти, первая группа выходов младших разрядов коммутатора соединена с первыми входами элемента ИЛИ и компаратора, а вторая группа выходов младших разрядов коммутатора соединена с вторыми входами элемен-, ,та ИЛИ и компаратора и первой группой входов множительного блока, первая группа выходов блока памяти соединена с первыми входами блока определения меток, второй и третийвходы которого соединены соответственно с выходами элемента ИЛИ икомпаратора, вторая группа выходовблока памяти соединена с первой груп пой входов выходного сумматора,третья группа выходов блока памятисоединена с третьим входом компаратора И 1 ,Однако известный преобразователь.имеет недостаточную точность.Цель изобретения - повышение точностиЦель достигается тем, что в преобразователь введены два вычислительных блока и дополнительный сум 20 матор, при этом выходы дополнительного сумматора соединены с второйгруппой входов выходного сумматора,первая и вторая группа входов дополнительного сумматора соединены соответственно с выходами первого вычислительного блока и с выходами множительного блока, вторая группавходов которого соединена с выходамивторого .вычислительного блока, а30 первая группа выходов младших раз 800923рядов коммутатора соединена с управ"ляющими входами вычислитеЛьных блоков, к информационным входам которых подключены соответствующиегруппы выходов блока памяти.На чертеже приведена структурнаяэлектрическая схема предложенногопреобраэо.ват еля.Цифровой синусно-косинусный преобразователь содержит датчик 1 прямого и инверсного и-разрядного кода,коммутатор 2, сумматор 3, выходной 10сумматор 4, множительный блок 5,блок б определения заметок, элементИЛИ 7, компаратор В, блок 9 памяти,источник 10 синхроимпульсов, блок11 управления, дополнительный сумматор 12 и.вычислительные блоки 13 и14,Преобразователь работает следующим образом.и-ый разряд датчика 1 является 2 Ознаковым разрядомкода ы и х,а знаковый разряд кода сов х определяется сумматором 3 как сумма по модулюлогических значений ии и-го раз"рядов датчика 1,Определение кодов чисел ) ы и х 1и )сов х( осуществляется методомкусочно-.линейной аппроксимации с использованием тригонометрических Формул приведения. Аппроксимация Функ"ций производится по синусной Функции 30в пределах.от 0 до Ъ /2. Коды в 1 п хи )сов х определяются последовательно в каждом цикле преобразования,состоящем из двух периодов Т, и Т .В течение Т определяется код 35в)п х, а в течение Т- код (сов х) .Для этого блок 11 вырабатываетпо значению и-го разряда управляющий логический сигнал Я(Т) таким образом, что 0(Т) =Ц, ,а О (Т) =Я,4 Огде0 - логическйй коэффициенти-го разряда датчика 1,Коммутатор 2 по сигналу 0(Т) ипрямому и инверсному иразрядномукоду младших разрядов датчика 1 вырабатывает код приведенного угла Хр (Т) 5Для осуществления дальнейшей работыиразрядный код угла Х р(Т) разделен на три кода, соответствующихуглам Х,Х и Хсоответственно,так,что Х (Т) Х +Х+Х где Х+ХиХ - углы, величины которых опреде,ляются соответственно значениямистарших разрядов и значениями первой"и" второй групп младших разрядов коммутатора 2. Код угла Х 1 поступает 55на входы блока 9, который по кодуугла Х комбинаЦионно: вырабатываеткоды углов, соответствующих угловымметкам, код значений синусной функции, коды угловых коэффициентовучастков аппроксимации и коды поправок соответственно.Коды угловых коэффициентов участяов аппроксимации и коды поправокс соответствующих выходов блока 9 д поступают на параллельно соединенные информационные входы вычислительных блоков 13 и 14, на параллельно соединенные управляющие входы которых поступает с первой группы выходов младших разрядов коммутатора 2 код угла Х.По входным кодам первый вычислительный блок 13 комбинационно вырабатывает код приращения синусной функции, соответствующего приращению аргумента на обрабатываемом участке, а второй вычислительный блок 14 - код углового коэффициента соответствующего подучастка обрабатываемого участка аппроксимации.С выходов второго вычислительного блока 14 код углового коэффициента поступает на вторую группу входов множительного блока 5, на первую группу входов которого с второй груп. пы выходов младших разрядов коммутатора 2 поступает код угла Хя. На корректирующий вход множительного блока 5 с выхода блока 11 поступает логический сигнал 0(Т) .По этим сигналам множительный блок 5 вырабатывает код приращения синусной функции, соответствующего приращению аргумента.С выходов первого вычислительного блока 13 код приращения угла Х и с выходов множительного блока 5 код приращения угла Х поступают соответственно на первую и вторую группу входов дополнительного сумматора 12,Дополнительный сумматор 12 вырабатывает код приращения синусной функции соответствующегоприращения аргумента на обрабатываемом участке аппроксимации на угол (Х+Хз) .Этот код приращения с выходов дополнительного сумматора поступает на вторую группу входов выходного сумматора 4, на первую группу входов которого поступает код с второй групры выходов блока 9.По кодам, поступающим с третьей группы блока 9 и с первой и второй гРупп младших разрядов коммутаторакомпаратор В вырабатывает соответствующие логические сигналы, поступающие на третий вход блока б, на первые входы и второй вход которого поступают соответствующие сигналы с первой группы выходов блока 9 и с выхода элемента ИЛИ 7 соответственно. По этим входным сигналам, блок 6 вырабатывает код масштабных угловых меток в ,сигналы признаков масштабных угловых меток 5 и ЗОО.Перед началом цикла преобразования блок 11 по сигналу логического зиачения Яя и-го разряда датчика 1 вырабатывает управляющий сигнал 0(Т) =Я(Т,) =Я при котором на выходах выходного сумматора 4 вырабатыва.ется коды и х , а на выходах блока б - код масштабных угловых метоксоответствующий углу Х( (Т) .Цикл вычисления (преобразования)начинается с приводом от источника10 на блок 11 старт-импульса,По старт-импульсу блок 11 изпоследовательности тактовых импульсов источника 10 выделяет два первыхимпульса, следующих непосредственнопосле окончания старт"импульса.По первому из этих двух импульсов 10блок 11 генерирует импульс, по которому производится съем с преобразователя кода з 1 п х, а после егоокончания начинается период, в течение которого блок 11 на управлчющем выходе вырабатывает управляющий логический сигнал Ц(Т) =Я(Т) ==м .При этом период частоты следования тактовых импульсов источника 10вырабатывается таким, что за время, 20заключенное между окончанием тактового импульса и началом следующеготактового импульса, все переходныепроцессы заканчиваются, т.е. на выходах выходного сумматора 4 устанав- рливается код числа (сов х), а навыходах блока б - код масштабныхугловых меток, соответствующий углу, (Т,)После этого блок 11 генерируетимпульс, по которому производитсясъем с преобразователя кода соз х,а по его окончании на выходе блока11 устанавливается управляющий сигнал 0(Т) =Я(Т ) =ОнНа этом цикл вычислений заканчивается, а очередной цикл начнетсятолько с приходом от источника 10на блок 11 очередного старт-импульса.Предложенный преобразователь обес. 40печивает высокую точность воспроизведения функции.Формула изобретенияЦифровой синусно-косинусный преобразователь, содержащий датчик прямого и инверсного п-разрядного кода, сумматор, входы которого соединены с выходами двух старших разрядов датчика прямого и инверсного и-раэрядного кода, прямые и инверсныевыходы .остальных разрядов которогосоединены с входами коммутатора,источник синхроимпульсов, выходамисоединенный с входами блока управления, через который один из старшихразрядов датчика прямого и инверсного п-разрядного кода соединен с управляющим входом коммутатора и кор(ректирующим входом множительногоблока, старшие разряды коммутаторасоединены с входами блока памяти,первая группа выходов младших разрядов коммутатора соединена с первымивходами элемента ИЛИ и компаратора,а вторая группа выходов младших разрядов коммутатора соединена с вторыми входами элемента ИЛИ и компаратора и первой группой входов мно 1 кительного блока, первая группа выхо"дов блока памяти соединена с первыми входами блока определения, меток,второй.и третий вхоу которого соединены соответственно с выходамиэлемента ИЛИ и компаратора, втораягруппа выходов блока памяти соединена с первой группой входов выходного сумматора, третья группа выходовблока памяти соединена с третьимвходом компаратора, о т л и ч а ющ и й с я тем, что, с целью повышения точности, введены два вычислительных блока и дополнительный сумматор, при этом выходы дополнительного сумматора соединены с второйгруппой входов выходного сумматора,первая и вторая группы входов дополнительного сумматора соединенысоответственно с выходами первоговычислительного блока и с выходамимножительного блока, вторая группавходов которого соединена с выходами второго вычислительного блока,а первая группа выходов ютадшихразрядов коммутАтора соединена суправляющими входами вычислительныхблоков, к информационным входамкоторых подключены соответствующиегруппы выходов блока памяти. Источники информации,принятые во внимание при экспертизе 1. Авторское свидетельство СССР по заявке 9 2587867,кл.6 Об Г 15/00,03.03.78 (прототип).Филиал ППП Патент, г.ужгород, ул.Проектная, 4 каз 10414/62 Тираж 743 ВНИИПИ Государственного комит по делам изобретений и отк 113035, Москва, Ж, Раушская н