Цифровой вычислитель функций синуса и косинуса

Номер патента: 690490

Авторы: Кудрявцев, Файнберг

ZIP архив

Текст

(51) М. Кл. 60 б Г 15/34 явки-присоединением Гасударственный нвнвпет СССР вв делам навбретеннв н еткрмтнй(23) Приоритет о 05.10.79. Бюллетень ублико 3) УДК 681.32 (088.8) Дата опубликования описания 15.10,7(54) ЦИФРОВОИ ВЫЧИСЛИТЕЛЬ СИНУСА И КОСИНУСА Изобретение относится к области вычислительной техники.Известен специализиваронный вычислитель синуса и косинуса, содержащий счетчикаргумента, генератор тактовых импульсов,сумматоры приращений синуса и косинуса,формирователь знака квадрата 11.Недостатком его является низкая точность,Известен также цифровой вычислительсинуса и косинуса, содержащий сдвиговыйрегистр, счетчик итераций, двоичный счетчик,схему сравнения, элементы И, ИЛИ, блокуправления, блок задания констант 2.Недостатком его . является сложностьструктуры.Цель изобретения - упрощение вычислителя.Цель достигается тем, что устройство .содержит генератор тактовых импульсов,два регистра, кольцевой регистр, коммутаторэлементы И-НЕ, элемент НЕ, элемент задержки, причем входы первого регистра соединены со входом устройства, выходы трехстарших разрядов первого регистра соединены со входами блока управления, выходыостальных разрядов первого регистра соеди 2иены с первой группой входов схемы сравнения, вторая группа входов которой соединена с первой группой выходов кольцевого регистра, вторая группа выходов которого подключена ко входам блока задания констант, выход схемы сравнения непосредСтвенно и через элемент НЕ подключен ко входам коммутатора, управляющий вход которого подключен к первому выходу блока управления, второй выход которого соединен со входом знакового разряда второго регистра, инфор мационные входы которого соединены с выходами двоичного счетчика, вход которого соединен с выходом первого элемента И, первый вход которого соединен с.выходом первого элемента И-НЕ, второй вход - с первым5выходом сдвигового регистра, второй и третий выходы которого соединены с первым и вторым входами первого элемента И-НЕ, третий вход которого соединен с первым выходом блока задания констант, четвертый вход первого элемента И-НР соединен с выходом ф второго элемента И-НЕ, первый и второйвходы которого соединены с четвертым и пятым выходами сдви 1 звого регистра, а третий вход второго элемента И-НЕ соединен со вторым выходом блока задания константтретий выход которого сог";сп с первым ходом второго злемсьта 5), торо 1 вход которого соединен с выходом коммугаторя, я выход - - со входом сдвигового регистра, выход счетчика итерации соединен непосрсдствецно со входом записи второго рс гистря, а через элемент задержки и зле;",-.;т ИЛИ со входом обнуления двоичного счетчика, второй вход элемента И,.г 14 сося Сц с первой управляющей шиной вычислггеля вторая управляющая шина которо:о подключена к четвертому входу блока упрявле,)ия, вход счетчика итераций соединен с третьим входом первого элемента И, входом сдвигового регистра и первым выходом г;ерятора тактовых импульсов, второй выхс, .:., Ярого подключен ко входу ко и цсвог: гсгра.Устройство предстявле цо .:)сртсхкс, на котором обозначены: регистр 1, слок управления 2, схема сравнения 3, кольцсвой регистр 4, блок задания констацт 5, элемент НЕ 6. коммутатор Г, регистр 8, двоичый счетчик 9, элемент И О, элемент И-НЕ 11, сдвиговый регистр 12, элемент И-НЕ 13, элемент И 4, счетчик итераций 11), з.;е) ст И,г)И 16, злемснт зядержкп 17, генератор тактовых импульсов 8, вход устройства 19, управляющий вход 20, вход 21.Устройство работает следующим образом. На вход 20 подается логический уров.Нь, опредслякцццй вычисление синуса или косинуса. Н вход 21 подастся импульс начала вьИслегИй, который обцуляет счетчик ите.рраций 15 и через элемент И,)1 И 16 двоичный счетчик 9. Гепепатор тактовых пмтульсог. 18 выдает с первого выхода импульсы с частотой Г, а со второго выхода - ". Импульсы с частотой Г поступают на кольцевой регистр 4, который в каждом такте формирует и + 1- разрядное случай)Ое число. Это числО сравнивается в схеме сравнения 3 с кодом угла, записанцым в регистр . Гспи код угла больше случайного числя, на вь)ходе схемы сравнения д формируется логическая единица. Таким Образом углу 0 соответству 1 от логические О во всеА тактах, я углу 90 - логические 1 со всех тастах. Коммутатор 7 в зависимости От сигналя управления со входа 20)и четверти, в которой 5 Яходится угол (это определяется тремя старшими разрядами кода угла), выдает на вход элемента И 14 прямой или инверсный код. Злемецт И 14 производит умножение кода угля на константу -с выходя блока задания констант 5. Сигнал с выходя элемента И 14 подается на вход сдвигового регистра 12, который осуществляет сдвиг с частотой (для исключения автокораеляции между символами), Обозначим р(у, вероятцость появления логической 1 ца выходе схемы сравнения. Тогда ца всех выходах сдвигового регистра вероятность появления логической 1 равна -фр. 11 оскольку элемент И осуществляет вероятноемножсци, я нве)Си 1 прои:)водит Вычитя пие из единицы, ня вьходе злсмсцга И-НЕ 13 вероятность появления логической 1 будет рявця ) - ( фр(д) Д 1; ца выходе элемен.та И-НЕ 111 -- - ( р(ч 1 - ф( р(р 1ня выходе элемента И0фФр)1 - 4 1 рФ) - 16 + Рмчто равняется 1/2 ви(константы 2/3 и 3/1 б получены с блока заданий констант).Так как вероятность появления логической ;в 1 можно определить как количество логических едициц зя и тактов, то число, накопленное в счетчике 9 за 2 -- ) такт будет( )551представлять вероятность на выходе элемента И 10, т. е. /2 зи(. Этот результат переписывается в статистический регистр 8 по сипалу переполнения из счетчика ите)Яций 15. Знак присваивает.я сигналом из б)Ока уцЗавлени 51 2.Использование изобретения позволитупростить срукту ру вычислителя.По данному техническому предложециюпя предприятии изготовлен макет.Формула изобретения1 Яисрровой вычислитель синуса и косину.са, содержащий сдвиговый регистр, счетчик итераций, двоичный сч тчик, схему сравнения, элементы И, ИЛИ, блок управления, олос задания констацт. от,тча)оцайея тем, что, с целью упрощения вычислителя, он содержит гецератор тактовых импульсов, двя регистра, кольцевой регистр, коммутатор элемент 1,И-1 Е элемент НЕ, элемент задержки, причем входы первого регистра соединены со входом устройства, выходы трех старших разрядов первого регистра соединены со входами блока управления, выходы остальных разрядов первого регистра соединены с первой группой входов схемы срявнепия, вторая группа входов которой соединена с первой группой выходов кольцевого регистра, вторая группа выходов которого подключена ко входам блока задания кон:тяцт, выход схемы сравнения непосредственно и через элемент НЕ, подключен ко входам коммутатора, управляющий вход которого подключен к первому выходу блока управления, второй выход которого соединен со входом знакового разряда второго регистра, информационные входь: которого соединены с выходами двоичного счетчика, вход которого соединен с выходом первого элемента И, первый вход которого соединен с выходом первого элемента И-НЕ, второй вход - с первым выходом сдвигового регистра, второй и третий выходы которого соединены с первым и вторым входами первого элемента И-НЕ, третий вход которого соединен с первым выходом блока заданияконстант, четвертый вход первого элемента6904905И-НЕ соединен с выходом второго элемент;, И-НЕ, первый и второй входы которого соединены с четвертым и пятым выходами сдвигового регистра, а третий вход второго элемента И-НЕ соединен со вторым%ыходом блока задания констант, третий выход которого соединен с первым входом второго элемента И, второй вход которого соединен с выходом коммутатора, а выход - со входом сдвигового регистра, выход счетчика итераций соединен непосредственно со входом записи второго регистра, а через зле- в мент задержки и элемент ИЛИ со входом обнуления двоичного счетчика, второй вход элемента ИЛИ соединен с первой управляю 6ьцей шиной вычислителя, вторая управляю. щая шина которого подключена и четвертому входу блока управления, вход счетчика итераций соединен с третьим входом первого элемента И, входом сдвигового регистра и первым выходом генератора тактовых импульсов, второй выход которого подключен ко входу кольцевого регистра. Источники информации,принятые во внимание при экспертизе1, Авторское свидетельство СССР419896, кл. С 06 Г 1534, 197.2. Авторское свидетельство СССР474811, кл. С 06 Г 15(34, 1972.скан 13илнал дактор О. Ивановааз 5967/4 Вцннипипо д035, МоФ ппп Составнтеав Р. %во д О. Луговая а 780 Тедре тара Государствен лам нзобрете ква, Ж - Зб, Патента, т. ного комисе 1 и ннй и откры Раушскаи на Уж СССР ийд, 4 роектн ректор А. ГрнаенкПодннсное

Смотреть

Заявка

2490265, 27.05.1977

ПРЕДПРИЯТИЕ ПЯ В-2431

КУДРЯВЦЕВ ВЛАДИМИР ЛЕОНИДОВИЧ, ФАЙНБЕРГ ЛЕВ АЙЗИКОВИЧ

МПК / Метки

МПК: G06F 15/34

Метки: вычислитель, косинуса, синуса, функций, цифровой

Опубликовано: 05.10.1979

Код ссылки

<a href="https://patents.su/3-690490-cifrovojj-vychislitel-funkcijj-sinusa-i-kosinusa.html" target="_blank" rel="follow" title="База патентов СССР">Цифровой вычислитель функций синуса и косинуса</a>

Похожие патенты