Устройство фазирования регенераторов цифрового сигнала

Союз Советских Социалистических Республик(22) Заявлено 01,1278 (2 ) 2691881/18-09 с присоединением заявки Ио Н 047/04 Государственный комитет СССР но делам изобретений н открытий(54) УСТРОЙСТВО ФАЗИРОВАНИЯ РЕГЕНЕРАТОРОВ ЦИФРОВОГО СИГНАЛАИзобретение относится к технике связи и может использоваться в системах передачи данных.Известно устройство формирования регенераторов цифрового сигнала, со держащее последовательно соединенные приемный блок, фазовый дискриминатор, формирователь переменного коррекционного эффекта, блок управления и делитель, выход которого под ключен к другому входу фазового дискриминатора, а также опорный генератор, подключенный к другому входу блока управления 1 .Однако такое устройство имеет не высокую точность фазирования.Цель изобретения - повышение точности фазирования.Для этого в устройство фазирования регенераторов цифрового сигнала, 20 содержащее последовательно соединенные приемный блок, фазовый дискрими.натор, формирователь переменного коррекционного эффекта, блок управления и делитель, выход. которого под ключен к другому входу фазового дискриминатора, а также опорно генератор, подключенный к другому входу блока управления, введены последова.тельно соединенные блок выпрямителей 30 первый сумматор, анализатор, преобразователь "аналог-код", коммутатори второй сумматор, а также индикаторсинфазности, генератор сетки частоти ключ, причем выходы формирователяпеременного коррекционного эффектаподключены к входам блока выпрямителей и индикатора синфазности, выходкоторого через ключ подключен к другому входу второго сумматора, а выходы генератора сетки частот подключены соответственно к другим входамкоммутатора и ключа, индикатор синфазности состоит из двух интеграторов, выходы одного из которых непосредственно, а другого через инвертор подключены к входам сумматора,выход которого подключен к пороговомублоку, причем входы интеграторов ивыход порогового блока являются соответственно входами и выходом индикатора синфазности. На чертеже дана структурная электрическая схема предлагаемого устройства.Устройство содержит приемный блок 1, фазовый дискриминатор 2, формирователь 3 переменного коррекционного ,эффекта, блок 4 управления, опорныйПакеты импульсов с выходов формирователя 3 поступают на блок 7,где они преобразуются в импульсы, амплитуда которых пропорциональна числу импульсов в пакете, Эти импульсы с выходов блока 7 поступают на входысумматора 8, выполняющего также функцию буферного каскада. Суммарная последовательность импульсов различной ймплитуды, в которой содержится информация о величине временных искажений цифрового сигнала, с выхода сумматора 8 поступает на вход анализатора 13 среднего значения коэффициента корреляции временных искажений, выполненного, например, по обычыой схеме "задержка - перемножениеинтегрйрование".На выходе анализатора 13 вырабатывается напряжение, пропорциональное среднему значению коэффициента корреляции поступающих на его вход импульсов переменной частоты. При сильной корреляции изменений амплитуды этих импульсов напряжение на выходе анализатора 13 максимально, при сла 45 60 генератор 5, делитель 6, блок 7 выпрямителей, сумматоры 8 и 9, преобразователь 10 "аналог-код" коммутатор 11, генератор 12 сетки частот,анализатор 13, ключ 14 и индикатор15 синфаэности, состоящий иэ интеграторов 16, инвертора 17, сумматора18 и порогового блока 19,Предлагаемое устройство фазирования работает следующим образом.Искаженный цифровой сигнал поступает на вход приемного блока 1, где 1выделяются все значащие моменты(фронты) сигнала в виде узких импульсов постоянной амплитуды. Эти импульсы с выхода приемного блока поступают на вход фазового дискриминатора, 152, где происходит их разделение назначащие моменты опережения и значащие моменты отставания фазы относительно тактовой частоты, поступающейна другой вход фазового дискриминато- "щра 2. С выхода фазового дискриминатора 2 разделенные значащие моментыпоступают на вход формирователя 3,где из значащих моментов опереженияотставания фазы формируются пакетыимпульсов с частотой следования, равной поступающей на другой вход формирователя 3 частоте заполнения.Пакеты импульсов с разноименныхвыходов формирователя 3 поступают насоответствующие входы блока 4, выпол- ЗОняемого обычно в виде каскада "исключения-добавления" импульсов.В этом блоке 4 происходит исключение или добавление импульсов в последовательность импульсов опорного 35генератора 5 таким образом, что последовательность тактовых импульсовна выходе делителя 6 сдвигается, компенсируя расхождение фазы входного и опорного сигналов. 40 бой корреляции - минимально. Это напряжение с выхода анализатора 13 поступает на вход преобразователя 10, выполненного, например, по схеме последовательного кодирования, В зависимости от величины поступающего на его вход напряжения на выходе преобразователя 10 образуется цифровая кодовая последовательность с различнымчередованием нулей и единиц. Эта последовательность с выхода преобразо-,вателя 10 поступает на вход коммутатора 11, выполненного, например, ввиде набора логических ячеек И-ИЛИНЕ,На другие входы коммутатора 11 сразличных выходов генератора 12 поступают последовательности импульсовс постоянной амплитудой и различными частотами следования. При сильнойкорреляции временных искажений кодовая последовательность на входе коммутатора 11 такова, что на выход пропускается импульсная последовательность с максимальной частотой следования, при слабой корреляции с минимальной частотой, Импульснаяпоследовательность с различной частотой следования с выхода коммутатора11 поступает на вход сумматора 9 и сего выхода на вход частоты заполнения пакетов импульсов формирователя 3.Изменение частоты заполнения приводит к изменению скорости подстройки фазы и связанной с ней инерционностью фазирующего устройства таким образом, что при наличии в сигнале интенсивных мультипликативных "качаний" групп кодовых посылок (т,е. при сильной корреляции временных искажений) инерционность фазирующего устройства уменьшается, а точность Фазового слежения за входным сигналом увеличивается,В начале сеанса работы фазирующего устройства (в режиме вхожденияв синхронизм) вследствие инерционности анализатора 13 напряжение на его выходе близко к нулю, и с выхода коммутатора 11 от генератора 12 череэ сумматор 9 на вход частоты заполнения пакетов импульсов формирователя 3 поступает импульсная последовательность с низкой частотой следования. При этом время вхождения в синхрониэм может быть большим, Для устра" нения этого пакеты импульсов с разноименных выходов формирователя 3 поступают на входы индикатора 15 и далее на входы интеграторов 16. Постоянные напряжения, пропорциональные количеству импульсов подстройки с выхода одного интегратора 16 непосредственно, а с выхода другого черезинвертор 17 поступают на входы сумматора 19. При равенстве этих напряжений, свидетельствующем о синфазности входного и опорного сигналов навыходе сумматора 18, напряжение близко к нулю, что не вызывает срабатывания подключенного к этому выходу порогового блока 19, выполненного, например, в виде триггера Шмитта, Вэтом случае на выходе порогового 5 блока 19, являющегося выходом индикатора 15, потенциал близок к нулю.В случае неравенств напряжений с интеграторов 16 при вхождении в синхронизм на выходе сумматора 18 напряжение значительно отличается от нуля, что вызывает срабатывание порогового блока 19 и появление на его выходе положительного потенциала. Этот потенциал поступает на ключ 14 и разрешает прохождение на его выход импульсной последовательности с наибольшей частотой следования от генератора 12. Эта импульсная последовательность с выхода ключа 14 поступает на второй вход сумматора 9 и 20 с его выхода на вход частоты заполнения пакетовимпульсов формирователя 3. При этом скорость подстройки резко повышается, а время вхождения в синхронизм уменьшается. 25После достижения синфазности пороговый блок 19 возвращается в исходное состояние, а ключ 14 закрывается, препятствуя прохождению на его выход импульсной последовательности с высокой частотой заполнения. При этом устройство возвращается в режим инерционной подстройки фазы, причем инерционность будет определяться степенью корреляции временных искажений, определяемой анализатором 13. В предлагаемом устройстве повышается точность фазового слежения примультипликативных "качаниях" группкодовых посылок с одновременным 40уменьшением времени вхождения в синх,ронизм. Формула изобретения 1. Устройство фазирования регенераторов цифрового сигнала, содержащее последовательно соединенные приемный блок, фазовый дискриминатор,формирователь переменного коррекционного эффекта, блок управления иделитель, выход которого подключен идругому входу фазового дискриминатора, а также опорный генератор,.подключенный к другому входу блока управления, о т л и ч а ю щ е е с ятем, что, с целью повышения точности фазирования, введены последовательно соединенные блок выпрямителей,первый сумматор, анализатор, преобразователь "аналог - код", коммутатор и второй сумматор, а также индикатор синфазности, генератор сеткичастот и ключ, причем выходы .Формирователя переменного коррекционногоэффекта подключены к входам блокавыпрямителей и индикатора синфазности, выход, которого через ключ подключен к другому входу второго сумматора, а выходы генератора сетки частот подключены соответственно к другим входам коммутатора и ключа.2. Устройство по и. 1, о т л ич а ю щ е е с я тем, что индикаторсинфазности состоит из двух интеграторов, выходы одного из которых не- .посредственно, а другого через инвертор подключены к входам сумматора,выход которого подключен к пороговому блоку, приЧем входы интегратораи выход порогового блока являются соответственно входами .и выходом индикатора синфазности.Источники информации,принятые во внимание при экспертизе1. Авторское свидетельство СССРМ 267674, кл. Н 047/00, 1963786036 Составитель Т. Маркинактор )Х. Рожкова ТехредМ.Табакович Корректор М. Демчи иал ППП "Патент"., г. Ужгород, Ул. Проектная Заказ 8866/61 Ти ВНииПи ГосУд по делам 113035, Москраж 729 арственного ком изобретениИ и о ва, 3-35, Раушс Подписнотета СССРкрытийая наб., д. 4