Фазометрическое устройство

Союз Советскмк Соцмаамстмческмк РеспубликОП ИСАНИЕ ИЗОБРЕТЕНИЯ К АВТОРСКОМУ СВИ ЕТЕЛЬСТВУ(22) Заявлено 21. 12. 78 (21) 2700231/18-21с прмсоедмненмем заявим Йо(5 ЦМ. К . С 01 й 25/00 Государственный комитет СССР но делам изобретений н открытий(53) УДК 621317.77 (088.8) Дата опубликования описания 18.11. 80(5) ФАЗОМЕТРИЧЕСКОЕ УСТРОЙСТВО Изобретение относится к радиоизмерительной технике и может быть использовано при создании Фазометроввысокой точности, в частности с цифровым отсчетом.Известно Фазометрическое устройство, содержащее смесители, Фазовый детектор, делители частоты, генератор импульсов, блоки ключей, логикууправления и индикатор 1)Недостатком данного устройства является малая точность измерения из-за погрешностей, вносимых фазовым детектором,.Известно также Фаэометрическое устройство, содержащее первый блок фаэовращателей с первым блоком ключей и первым регистром памяти, второй блок фазовращателей, триггер,генератор импульсов, фазовый детектор, логику управления и индикатор 2.В этом устройстве используется блок фазовых детекторов, которые вносят значительные погрешности в результат измерения Фазового сдвига. Эти погрешности увеличиваются в слу,чае непостоянных амплитуд сигналовна входах ФДТаким образом, недостатком упомянутого Фазометрического устройства является малая точность измеренияразности Фаз двух сигналов, обусловленная погрешностями ФД.Целью настоящего изобретения явля ется повышение точности измерения.Данная цель достигается тем,что вустройство, содержащее блок управления, соединенный через первый регистрпамяти и первый блок ключей .с первым 19 блоком Фаэовращателей, второй блокФаэовращателей, индикатор, генераторимпульсов и триггер, соединенный сблоком управления, дополнительно введены первый и второй усилители-огра ничители, выходы которых через триггер соединены с дополнительно введенными первым и вторым, элементом совпа"дения, первый и второй счетчики, соединенные входами с первым и вторым 2 О элементами совпадения соответственнои выходами через дополнительно введенный логический компаратор с блоком управления, последовательно соединенные второй регистр памяти и вто рой блок ключей, через которые блокуправления соединен со вторым блокомФазовращателей, и арифметический узел,соединенный с входом индикатора и свыходами первого и второго регистров 3 О памяти, причем выходы первого и второго блоков фазовращателей соединены,с первым и вторым усилителями-ограничителями соответственно, выход генератора импульсов соединен с первым ивторым Элементами совпадения и с блоком управления, при этом первый, второй и третий командные выходы блокауправления соединены с первым и вто. рым регистрами памяти и с арифметическим узлом соответственно, четвертыйкомандный выход блока управления сое-динен с первым и вторым счетчиками илогическим компаратором.Кроме того, первый и второй блоки фаэовращателей выполнены в виделиний задержки с отводами на приборах с зарядовой связью. 15На чертеже изображена блок-схемапредлагаемого устройства.Фазбметрическое устройство состоит из первого и второго блоков фаэовращателей 1 и 2, первого и второго 20усилителей-ограничителей 3 и 4, триггера 5, первого и второго элементовсовпадения 6 и 7, первого и второгосчетчика 8 и 9, логического компаратора 10, блока управления 11, первого и второго регистров памяти 12 и13, первого и второго блоков ключей14 и 15, арифметического узла 16,индикатора 17 и генератора импульсов 18,Работает устройство следующим об.разом.Входные напрядения О и О, сдвигфаэ Рх , между которыми предстоит измерить, подаются на первый и второйблоки 1 и 2. В исходном состоянии З 5первый и второй регистры памяти 12 и13 включены так, что блоки 1 и 2 фазового сдвига не вносят, счетчики 8и 9 обнулены.С выходов блоков 1 и 2 напряженияпоступают на усилители-ограничители3 и 4. Выходные напряжения 0 и О,усилителей-ограничителей 3 и 4 управпяют работой триггера 5, выходныенапряжения которого несут информацию о сдвиге фаэРх:- 1- .ьО,.50Тгде с ,- временные интервалы между нулевыми значенияминапряжений 0, О,Т - период напряжений 0,0Напряжения 08, ОЬ управляют работой первого и второго элементов совпадения 6 и 7 соответственно, на которыеподаются также импульсы опорнойчастоты Г от генератора 18. Импуль. сы с частотой Юд заполняют временные. интервалыи с подсчитываются счетчиками 8 и 9 соответственно. Полученные в двоичном коде числа й , й срао овчиваются логическим компаратОром 10. 65Р-ЕО -19,Р, Х1) где а = О; 1 - коэффициенты, записанные в первом ре-гистре памяти 12 признаке "-", или вовтором регистре памяти 13 при знаке "+";Ф - величина 1-го разрядапервого и второгоблоков фазовращателей 1,2;о - количество разрядов.Величина Фх из узла 16 выдается на индикатор 17, на этом измерение ,заканчиваетсяРезультат измерения в ;виде знака и величины РХ может быть считан с индикатора 17.Погрешность измерения предлагаемого устройства складывается иэ двух составляющих:- погрешность измерения,обусловленная дискретизацией блоков фазовращателей; погрешность измерения,обугде Р р 6 Если МфМ (напряжение О опережает по фазе О, то блок управления 11 в первом такте через арифметический узел 16 выдает на индикатор 17 знак "+", через второй регистр памяти 13 и второй блок ключей 15 включит старший разряд Р второго блока фаэовращателей 2, первый блок фазовращателей 1 блокирует командой запрета, а счетчика 8,9 сбросит в нуль, Ври этом временные интервалы с иизменятся, в счетчики 8,9 ,запишутся числа й" й , причем, если М, T й , то старшйй разряд.Р выключается; если Ю ( й , то старший разряд Р останется включенным до конца измерения, блок управления 1,1 через второй регистр памяти 13 и второй блок ключей 15 включит второй разряд 1 второго блока фазовращателей 2 и начнется второй такт.Алгоритм работы устройства во втором и последующих тактах аналогичен описанному выше.Если Мй(напряжение О, отстао оет по фазе от 0, то блок управления 11 в первом такте через узел 16 выдает на индикатор 17 знак "-", через первый регистр памяти 12 и первый блок ключей 14 включит старший разряд Р 1 первого блока фазовращателей 1, второй блок фазовращателей 2 блокирует командой запрета, а счетчики 8,9 сбросит в нуль. Далее работа устройства аналогична случаю, когдаМОЯПо окончании последнего такта по команде иэ блока 11 узел 16 произвоцит вычисление:словленная конечной разрядностью п счетчиков:Величина (2 -1) определяет колиТчество импульсов опорной частоты Г, 5прошедших за период времени Т:(М)Дпя случая распределения разрядовблоков Фазовращателей по двоичномузакону величина 1 определяется млад 1шим разрядом:Р= Р(" (5)С учетом (3), (5) выражение (2)примет видО 0х ь 2-1 (6)1Из выражений (4), (6) очевидно, 20что, увеличивая количество разрядовв счетчиках и блоках Фазовращателей,а также увеличивая опорную частотупогрешность измерения можно сделать как угодно малойчто неосуществимо в известных ранее устройствах.Кроме того, предлагаемое устройствоне требует постоянства амплитуд входных.сигналов, что расширяет его возмокности,ЗОПредлагаемое устройство легко реализуется в микроэлектронном исполнении в виде полупроводниковой микросхемы, выполненной по стандартнойМОП-технологии. Блоки фазовращателейвыполняются в виде лини задерхки сотводами на приборах с зарядовойсвязью (ПЗС), а вся остальная частьна ИОП-транзисторах. Точность градуировки Фазовращателей такой микросхемы обеспечивается тем, что каждый разряд, (дискретный фазовращатель);содержит наперед заданное количествоэлементарных звеньев задержки на ПЗС.Формула изобретения451. Фазометрическое устройство,содержащее блок управления, соединенный через первый регистр памяти и первый блок ключей с первым блоком фазовращателей, второй блок Фазовращателей, индикатор, генератор импульсов и триггер, соединенный с блоком управления, о т л и ч а ю щ е е с я тем, что, с целью повнщения точности измерения, в устройство дополнительно введены первый и второй усилители- ограничители, выходы которых через триггер соединены с дополнительно введенными первым и вторым элементами совпадения, первый и второй счетчики, соединенные входами с первым и вторым элементами совпадения соответственно и выходами через дополнительно введенный логический компаратор с блоком управления, последовательно соединенные второй регистр памяти и второй блок ключей, через которые блок управления соединен со вторым блоком Фазоврацателей, и арифметиче " ский узел, соединенный с входом индикатора и с выходами первого и второго регистров .памяти, причем выходы первого и второго блока фазовращателей соединены с первым и вторым усилителями-ограничителями соответственно, выход генератора импульсов соединен с первым и вторым элементами совпадения и с блоком управления, при этом первый, второй и третий командные выходы блока управления соединены с первым и вторым регистрами памяти и с арифметическим узлом соответственно, четвертый командный выход блока управления соединен с первым и вторым счетчиками и логическим компаратором.2. Устройство по п.1, о т л и ч а ю щ е е с я тем, что первый и второй блоки Фазовращателей выполнены в виде линии задержки с отводами на приборах с зарядовой связью. Источники информации,принятые во внимание при экспертизе1. Авторское свидетельство СССРР 336792, кл. Н 03 К 13/02, 1972.2. Авторское свидетельство СССРР 394729, кл. С 01 й 25/08, 1971.779907 Составитель М. КлыковКоляда Техред;С. Мигунова Ко Редакто М,шароши аказ иал ППП"Патент", г. ужгород, ул. Проектная,4 17/10 Тираж 1019 НИИПИ Государственногопо делам изобретен 3035, Москва, К( Ра Подписно комитета СССР й и открытий ушская наб., д. 4/