Параллельный аналого-цифровой преобразователь

(71) Заявитель ики и вычислительЛатвийской ССР техники иститут электр ААНАЛОГО-ЦИФРОВООВАТЕЛЬ 10 15 0 20 ачиИзобретение относится к пмпульснои технике, в частности к устройствам параллельного аналого-дискретного преобразования, в которых множество опорных значений, различных по величине, одновременно сравниваются с аналоговыми значениями преобразуемого сигнала. Устройство может быть использовано в скоростных системах обработки информации,Известен параллельный аналого-цифровой преобразователь, содержащий и групп компараторов и элементов памяти, где и = = 1, 2, 3 и - число разрядов, причем общее число компараторов, подключенных к управляющим входам элементов памяти, составляет 2" - , а элементов памяти - (2" - ), тактовые входы элементов памяти подключены к источнику стробирующего сигнала, а выходы - к разрядным шинам 1.Недостатки этого АЦП - низкая точность, равная четырем разрядам, и зн тельная аппаратурная избыточность.Наиболее близким по техничсской сущности и достигаемому рсзультату является параллельный аналого-цифров й прсобразователь, содержащий группу компараторов старших разрядов и группу компараторов младших разрядов, псрвые входы которых подключсны к выходам источников опор(53) УДК 681,325(088 Л 2ных напряжений, ситнальные входы группы компараторов старших разрядов подключены к источнику преобразуемого сигнала, выходы компараторов в каждой группе, кроме компараторов старших разрядов соответствующей группы, объединены попарно и подключены к управляющим входам соответствующих элементов памяти, выходы компараторов старших разрядов соответствующих групп соединены с управляющими входами соответствующих им элементов памяти, резистивный делитель, источник стробпрующего сигнала и источники тока смещения 2,Известное устройство имеет недостаточно высокую точность,Целью изобретения является повышение точности преобразователя,Поставленная цель достигается тем, что в параллельный аналого-цифровой преобразователь, содержащий группу компараторов старших разрядов и группу компараторов младших разрядов, первые входы которых подключены к выходам источников опорных напряжений, а сигнальные входы группы компараторов старших разрядов подключены к истон 11 к 1 преооразуемого сигна,а, выходы компараторов в каждой группе, кроме компараторов старших разрядов соответствующей группы, объединены попарно д подключены к управляющим входам соответствующих элементов памяти, выхо. ды компараторов старших разрядов соответствующих групп соединены с управляющими входами соответствующих им элементов памяти, резистивный делитель, источник стробирующего сигнала и источники тока смещения, введены инвертор, повторитель, элемент И - ИЛИ н дополнительный резистивный делитель, причем первые входы резистивных делителей подключены к выходам источников тока смещения, вторые вхо. ды соответственно через повторитель и ин. вертор подключены к выходу источника преобразуемого сигнала, а выходы попарно, со сдвиговых на один, через элемент И - ИЛИ подключены к сигнальным входам группы компараторов младших разрядов, а входы стробирования элементов памяти подключены к выходу источника стробирующего сигнала.На фиг. 1 представлена блок-схема гг-разрядного параллельного аналого-цифрового преобразователя; на фиг. 2 представлены временные диаграммы, поясняющие работу параллельного АЦП. Временные диаграммы построены для входного сигнала в виде линейно нарастающего напряжения.Устройство содержит вход 1 преобразуемого сигнала (липейпо нарастающего напрякения) (/ вход 2 стробирующего сигнала, группу компараторов старших разрядов 3, группу компараторов младших разрядов 4, элементы памяти старших и младших разрядов 5, инвертор 6, повторитель 7, резисторы резистивного делителя 8, подключенного к выходу инвертора 6, резисторы резистивного делителя 9, подключенного к выходу повторителя 7, источники тока смещения 10, 11, подключенные к делителям 8 и 9 соответственно, элемент И - ИЛИ 12. 13, 14 - выходы элементов памяти старших и младших разрядов соответственно.В качестве примера рассмотрен 6-разрядный параллельный АЦП, в качестве элементов памяти использованы В-триггеры с входами управления (О) и тактирования (С). Элемент И - ИЛИ указывает на выполняемые логические операции, а не представляет собой конкретный тип элемента.Источники опорного напряжения, подключенные ко вторым входам компараторов 3 и 4, соответствуют уровням квантования, выраженным в долях /и Е, соответственно, где /, - максимально возможное значение Ь,.а Е - максимально возможное значение сигнала источников опорного натгряжения группы компараторов младших разрядов.Число рсзисторов в делителях 8 - 9 одно и то же, зависит от выбранного числа двоичных разрядов, кодируемых группой компараторов старших разрядов, и равно 2"-, где й =: 1, 2, 3 й - число старших разрядов. В рассматриваемом примере /г = 3,5 10 15 20 25 30 35 40 45 50 55 60 05 следовательно, число резисторов равно 2 э-г: 4. Резисторы выбирают таким образом, чтобы при равных токах смещения источников 10 и 11 весь диапазон преобразо. вания С был разбит на равные части.Полярность источников 10 и 11 выбирается противоположной, причем для делителя 8 положительная, а для делителя 9 - отрицательная. Таким образом на отводах делителя 8 напряжения сдвинуты друг относительно друга на 0,25 У в сторону положительных значений, а на отводах делителя 9 - на 0,25 (/ в сторону отрицательных значений.На фиг. 2: квантующая характеристика 15 группы компараторов старших разрядов 3; квантующая характеристика 16 группы компараторов младших разрядов 4; Ь - преобразуемый сигнал; Е, - сигнал с вы хода элемента И в И 12; А, Б - значе ния сигнала Ь в моменты стробирования; А, Б - значения сигнала Е соответствующие значениям А и Б.Аналого-цифровой преобразователь работает следующим образом,Предположим, что на вход 1 подается сигнал С а на вход 2 подаются стробирующие сигналы, Сигнал У. квантуется группой компараторов старших разрядов 3 в соответствии с квантующей характеристикой 15 (фиг, 2.) В результате сдвига сигнала С, на резисторах делителя 8 происходит изменение напряжений со сдвигом на 0,25 0 и параллельно (/ а на резисторах делителя 9 с таким же сдвигом, но параллельно инверсии Увх ( /нх)При изменении напряжений на входах элемента И в И 12 на его выходе формируется сигнал Е который квантуется группой компараторов младших разрядов 4 в соответствии с квантующей характеристикой 16 (фиг. 2). Процесс формирования сигнала Е, рассмотрим на примере работы схемы, подключенной к выходу повторителя 7 (сигнал С) и первому отводу делителя, подключенного к выходу инвертора 6 (сигнал Ь где сигнал 1/ смещен на 0,25 С,) источником тока смещения 10 положительной полярности. Пока на одном из входов элемента И в И Ь ) У, сигнал на выходе определяется значениями У, а когда г/пу ) (/ - значениями У. Это приводит к тому, что на выходе элемента И в И формируется сигнал Е равный по амплитуде 0,125 г/и имеющий форму равнобедренного треугольника. Аналогичный процесс происходит и для других входов элемента И - ИЛИ 12. Сигналы на выходах элементов И объединяются элементом ИЛИ в непрерывно изменяющийся сигнал Е,.В момент стробирования (например, для точки А фиг. 2) по входам С элементов памяти 5 под действием сигнала 2 (фиг, 2)происходит параллельное и одновременное запоминание цифрового эквивалента квантованных значений А и А сигналов У, и Е в результате чего на выходах 13 и 14 элементов памяти 5 одновременно появля ется цифровой эквивалент значения У, в точке А (фиг, 2), кодированный в коде Грея.Суммарный цифровой результат преобразования получается как суперпозиция циф ровых значений, получаемых при запоминании элементами памяти с выходами 13 и 14 результатов квантования обеих групп компараторов 3 и 4, Суммарный код следует рассматривать как сумму двоичных чи сел, которая образуется в момент запоминания кода и хранится в элементах памяти с выходами 13 и 14 до появления по входу 2 следующего стробирующего импульса.Конкретное значение кода (от старших разрядов к младшим) для точки А (фиг.2) - 010 + 110 = 010110, что соответствует 27 квантам, а для точки Б - 111 + 101 = = 111101, что соответствует 41 кванту.25Формула изобретенияПараллельный аналого-цифровой преобразователь, содержащий группу компараторов старших разрядов и группу компараторов младших разрядов, первые входы которых подключены к выходам источников опорных напряжений, а сигнальные входы группы компарато ров старшИх разрядов подключены к источнику преобразуемого сигнала, выходы компараторов в каждой группе, кроме компараторов старших разрядов соответствующей группы, объединены попарно и подключены к управляющим входам соответствующих элементов памяти, выходы компараторов старших разрядов соответствующих групп соединены с управляющими входами соответствующих им элементов памяти, резистивный делитель, источник стробирующего сигнала и источники тока смещения, о тл и ч а ю щ и й с я тем, что, с целью повышения точности, в него введены инвертор, повторитель, элемент И - ИЛИ и дополнительный резистивный делитель, причем первые входы резистивных делителей подключены к выходам источников тока смещения, вторые входы соответственно через повторитель и пнвертор подключены к выходу источника преобразуемого сигнала, а выходы попарно, со сдвигом на один, через элемент И - ИЛИ подключены к сигнальным входам группы компараторов младших разрядов, а входы стробирования элементов памяти подключены к выходу источника стробирующего сигнала.Источники информации,принятые во внимание при экспертизе 1. Патент США Ко 3829853, кл. 340-347, 1976.2. Авторское свидетельство СССР по заявке Мо 2254459/18-21, 28,04.78 (прототип).7 б 9731 07 1 а Оо Е Рог 2 Составитель Н. Козлов Редактор Б. Федотов Корректор М. Гаврилова Типография, пр. Сапунова,аказ 2412 у 8 1 Лзд.504 Тираж 995 НПО Поиск Государственного комитета СССР по делам и 113035, Москва, Ж, Раушская наб., д. Подписноеетений и открытий