Устройство управляемой задержки импульсов

Союз Советских Социалистических РеспубликОПИСАНИЕИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕПДЬСТВУ пп 750698(51)М Н 3 с присоединением заявки ЙО -(23) Приоритет Н 03 Н 7/32 Государственный комитет СССР по делам изобретений и открытий(54) УСТРОЙСТВО УПРАВЛЯЕМОЙ ЗАДЕРЖКИ ИМПУЛЬСОВ Изобретение относится к области автоматики и вычислительной техники и может быть использовано в различных устройствах в качестве электронно управляемой линии задержки.5Известно устройство управляемой задержки импульсов, содержашее программный блок, элемент И, триггерный регистр, дешиФратор, линию задержки на п 0-звеньях с в+1 отводом 111.Амплитуда, форма сигналов, выходное сопротивление укаэанного устройства зависят от величины задержки, так как выходные сигналы снимаются 15 с линии задержки на 0-звеньях, число звеньев, включенный в работу, варьируется в зависимости от велйчины задержки.Целью изобретения является устра нение недостатков, присущих прототипу, т. е, зависимости, формы, амплитуды импульсов и выходного сопротивления, от величины задержки. Указанная цель достигается тем, что в устройство управляемой задержки импульсов, содержащее программный блок, элемент И триггерный регистр, дешиФратор, линию задержки на 1.0- ЗО звеньях с в+1 отводом, введены усилитель, триггер, элемент ИЛИ на в ,транзисторах, п 1 диодов, в делителей напряжения, источник постоянного напряжения, электронный ключ, причем выход программного блока соединен с первым входом элемента И, выход элемента И соединен со счетным входом триггерного регистра, вход устройства соединен через усилитель с единичным входом триггера и с нулевым отводом линии задержки на Ь 0-звеньях, щ отводов которой соединены через в диодов с соответствующими выходами дешифратора и входами элемента ИЛИ на а транзисторах, базовые резисторы которых соединены с соответствующими выходами делителей напряжения; нулевой вход триггера соединен с е-ым отводом линии задержки, единичный выход которого соединен со входом управления электронным ключом, а нулевой выход сс вторым входом элемента И, первые входы делителей напряжения соединены через источник постоянного напряжения с общей шиной, вторые входы делителей напряжения через электронный ключ также соединены с общейУправление величиной задержкиимпульсов осуществляется путемстробирования диодных ключей, на входкоторых поступают импульсы с отводов линии задержки. Стробирующим сигналом является сигнал с дешифратора.На элементе ИЛИ, состоящей из о транзисторов, импульсы выравниваются поамплитуде и форме.На чертеже приведена Функциональная схема устройства управляемой задержки импульсов.Устройство содержит программныйблок 1, элемент И 2, пятиразрядныйтриггерный регистр 3, дешифратор 4,элемент ИЛИ 5, усилитель 6, линиюзадержки 7 на ЬС-звеньях с 21 отводам, триггер 8 с раздельным запуском, 20 делителей напряжения 9,электронный ключ 10, источник пбстоянного напряжения 11, диоды 121 - 12 : 20. 20Элемент ИЛИ 5 состоит из 20 транзисторов (см. Фиг. 2), включенныхпо схеме с общим эмиттером, коллекторы транзисторов соединены с общимколекторным сопротивлением. База каждога транзистора соединена черезбазовый резистор с выходам соответствующего делителя напряжения 9, ачерез конденсатор - с соответствующим выходом дешифратора 4 (см. Фиг.1).З 0Устройство работает следующим образом. Входные импульсы поступаютчерез усилитель 6 на нулевой отводлинии задержки 7 на (.С-звеньях с отводами и на единичный вход триггера 8. Триггер меняет свое состояние от переднего фронта импульса. Сигнал с выходов триггера 8 закрываетэлемент И 2 и открывает электронныйключ 10 на время, равное всей величине линии задержки 7. С выхода последнего звена линии задержки сигналпоступает на нулевой вход триггера8, при этом элемент И 2 открывается,а, электронный ключ 10 закрывается.Для того, чтобы импульс с последнего отвода линии задержки без искажении проходил через диоды 12:112:20 и элемент ИЛИ 5 на выходе, пе"реключение триггера 3 осуществляется задним Фронтом этого импульса.С нулевого отвода линии задержкИ7 импульсы не снимаются, так какс приходом на отвод импульса устройство не готово к тому, чтобы пропустить на выход импульс без задержки,т. е. с нулевого отвода, так кактриггер 8 еще не переключился, электронный ключ 10 закрыт, на базытранзисторов элемента ЙЛИ 5 через.базовые резисторы делителя напряжения 9 подано все напряжение источни 60ка,постоянного напряжения 11, кото.рое запирает все транзисторы элемента ИЛИ 5 настолько, что открывающиеся импульсы с отводов линии задержки 7 не могут пройти через элемент65 ИЛИ 5 на выход. Время задержки одного звена линии задержки 7 должно быть меньше времени переключения триггера 8. В паузе между импульсом с выхода последнего звена линии задержки 7 и следующим входным импульсом с программного блока 1 через открытый элемент И 2 поступают на счетный вход триггерного регистра 3 импульсы управляющие величиной задержки.Дешифратор 4 преобразует двоичный параллельный код в параллельный десятичный.На выходе дешифратора 4, соответствующем числу, записанному в триггерном регистре 3, появляется нулевой потенциал, который стробирует соответствующий диодный ключ (диоды 12.=1 - 12:20). С приходом на вход устройства импульса на отводах линий задержки 7 через время, равное задержке одного звена, появляются отрицательные импульсы. На вход элемента ИЛИ 5 через один из открытых диодных ключей 12:1 - 12 г 20 проходит отрицательный импульс. Элемент ИЛИ 5 служит для собирания отрицательных импульсов с отводов линии задержки 7. Импульсы имеют разную амплитуду и форму, так как коэффициент передачи линии задержки с ростом числа звеньев уменьшается, а колебательные процессы имеют большую длительность. Для выравнивания амплитуд и форм импульсов на базу каждого из 20 транзисторов элемента ИЛИ 5 подается через базовый резистор свое напряжение смещения с выхода одного из 20 делителей напряжения 9. Каждый транзистор работает как усилитель-ограничитель снизу. Напряжение каждого делителя напряжения подбирается таким, что, независимо от величины задержки, форма и амплитуда импульсов на выходе элемента ИЛИ 5 будет одинаковойКроме отрицательных импульсов, с отводов линии задержки на вход элемента ИЛИ 5 поступают положительные импульсы с входов дешифратора 4. Элемент ИЛИ 5 служит для собирания только отрицательных импульсов. Если длительность положительных импульсов значительно больше длительности отрицательныхто положительные импульсы дифференцируются и задний Фронт проходит через элемент ИЛИ 5. Для того, чтобы исключить прохождение заднего фронта от положительных импульсов на выход элемента ИЛИ 5, все транзисторы элемента ИЛИ 5 во время счета импульсов, управляющих величиной задержки закрыты, так как на базы всех транзисторов подано все напряжения источника постоянного напряжения через часть делителей напряжения и.базовые сопро,тивления транзисторов. При этомэлектронный ключ 10 закрытНапряжение источника 11 постоянного напряжения положительно и должно бытьбольше амплитуды отрицательных выбросов на базах транзисторов элемента ИЛИ 5. С приходом на вход усилителя 6 импульса закрывается элемент И 2 счет управляющих импульсов с программного блока 1 триггерным регистром 3 прекращается. На это же время - на время задержки линии задержки 7 открывается электронный ключ 10, закрывающие напряжения на базах транзисторов элемента ИЛИ 5 уменьшаются, но все транзисторы остаются закрытыми. С отводов линии задержки 7 отрицательный импульс проходит через один из диодов на соответствующий вход элемента ИЛИ 5. С каждого отвода линии задержки 7 импульс через свой диод 2 О поступает на соответствующий вход элемента ИЛИ 5. Напряжение на базах транзисторов элемента ИЛИ 5 подобраны такими, что, независимо от величины задержки, форма и амплитуда им пульсов на выходе устройства одинакова. Каждый из транзисторов элемента ИЛИ 5 работает в режиме усилителя-ограничителя снизу. Амплитуды импульсов, снимаемых с отводов ли нии задержки, разные, поэтому уровень ограничения каждого усилителя-ограничителя тоже разный. Этот уровень определяется смещением на базе транзистора. Выходным сопротивлением у устройства является выходное сопротивление элемента ИЛИ 5, которое не зависит от величины задержки. Таким образом обеспечивается стабильность выходного сопротивления и ис- О ключение зависимости формы амплитуды импульсов от величины задержки,Формула изобретенияУстройство управляемой задержкиимпульсов, содержащее программныйблок, элемент И, триггерный регистр,.дешифратор, линию задержки назвеньях с в+1 отводом, о т л и ч а ю)ц е е с я тем, что, с целью исключения зависимости формы и амплитудыимпульсов и выходного сопротивленияот величины задержки, в него введеныусилитель, триггер, элемент ИЛИ нав транзистора, щ диодов, щ делителейнапряжения, источник постоянного напряжения, электронный ключ, причемвыход программного блока соединенс первым входом элемента И, выход,элемента И соединен со счетным входом триггерного регистра, вход уст"ройства соединен через усилительс единичным входом триггера и с нулевым отводом линии задержки назвеньях, е отводов которой соединен через щ диодов с соответствующими выходами дешифратора и входамиэлемента ИЛИ на п транзисторах,базовые резисторы которых соединены с соответствующими выходами делителей напряжения, нулевой входтриггера соединен с в-ым отводомлинии задержки, единичный выход которого соединен со входом управления электронным ключом, а нулевойвыход - со вторым входом элемента И,первые входы делителей напряжениясоединены через источник постоянногонапряжения с общей шиной, вторые входы делителей напряжения через электронный ключ также соединены собщей шиной,Источники информации,принятые во внимание при экспертизе1. Авторское свидетельство СССРР 498712, кл. Н 03 Н 7/32, 28.06.74750698 СоставительТехред В,БаРадькадулина Стенин Редактор орректор М. Шарош каз 4982/50 Подписное ЦНИИПИ СССР по д й 113035, Мос 4/5