Устройство для вычисления функций

описАНИЕ ,18ИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз Советских Социалистических Республик(22) Заявлено 100578 (21) 2615006/18-24 (51) М. Кл. с присоединением заявки йо 6 06 Р 15/34 Государственный комитет СССР ио делам изобретений и открытий(71) Заявитель Ленинградский ордена Ленина электротехнический институт имени В. И, Ульянова (Ленина)(54) УСТРОИСТВО ДЛЯ ВЫЧИСЛЕНИЯ ФУНКЦИИ ИГСф "УХИзобретение относится к области вычислительной техники и может быть применена в СЦВМ, использующих двоичную систему счисления с фиксированной запятой,Известно устройство 1 для вычисления функции сгс 1 дурпо коорди" натным составляющим у и х и содержащее сдвиговые регистры и сумматоры - вычитатели.Недостатком его является независимость числа итераций от величины аргумента. Наиболее близким техническим ре" шением к предложенному изобретению является устройство 21 для вычис" ления функции агс 1 ду/к, содержащее блок управления, три накопительных сдвиговых регистра, регистр записи, два сдвигающих регистра и три сумматора-вычитателя, выходы которых соединены с первыми входами соответствующих накопительных сдвиговых ,регистров, выход знакового разряда первого накопительного сдвигового регистра соединен с первым входом блока управления, первый, второй,третий, четвертый, пятый и шестойвыходы блока управления подключены соответствейно к управляющимвходам первого, второго и третьегонакопительных сдвигающих регистров, первого, второго сдвигающихрегистров и регистра записи, выходы младшего разряда первого и второго накопительного регистра соединены с первыми входами соответственно, первого и второго суммато"ров-вычитателей, второй вход второго сумматора-вычитателя подключен к выходу младшего разряда первого сдвигающего регистра, соединенного входом с выходом первого на копительного сдвигового регистра, авыход второго накопительного сдвигового регистра со входом второгосдвигового регистра, выход младшегб разряда которого соединен со 20 вторым входом перв 6 го сумматоравычитателя, управляющий вход которогосоединен с седьмым выходом блокауправления и управляющими входамивторого и третьего сумматороввычитателей, первый и второй входытретьего сумматора-вычитателя соединены соответственно с выходамимладших разрядов третьего накопительного сдвигового регистра и ЗО регистра записи.Устройство работает, используя следующие рекуррентные соотношения+ 1 или - 1 - рекуррентныйоператор, : 0,1,2,3,номер итерационного шага.Общее число итераций вычисления 20функций ос 1) по этому методу рав- .ное, где- число разрядов сдвигающих регистров.Недостатком устройства являетсянизкое быстродействие при большой раз-д 5рядности вычислительного устройства.Целью изобретения является повышение быстродействия устройства,Поставленная цель достигаетсятем, что в устройство для вычисления функции Огс 1 дУ/Х, содержащее30блок управления, три накопительныхсдвиговых регистра, регистр записи,два сдвигающих регистра и три сумматора-вычитателя, выходы которыхсоединены с первыми входами соот 35ветствующих накопительных сдвиговых регистров, выход знакового раз-ряда первого накопительного сдвигового регистра соединен с первымвходом блока управления, первый, второй, третий, четвертый, пятый и шестой выходы блока управления подключены соответственно к управляющимвходам первого, второго и третьегонакопительных сдвигающих регистров, 45первого, второгд сдвигающих регистров и регистра записи, выходы младшегоразряда первого и второго накопительного регистра соединены с первымивходами соответственно первогои второго сумматоров-вычитателей, вто 50рой вход второго сумматора-вычитателяподключен к выходу младшего разряда, первого сдвигающего регистра, соединенного входом с выходом первогонбопительного сдвигового регистра,а выход второго накопительного сдвигового регистра-со входом второго сдвигового регистра, выход младшего разряда которого соединен со вторым входом первого сумматора-вычитателя, 60управляющий. вход которого соединенс седьмым выходом блока управления и управляющими входами второгои третьего сумматоров-вычитателей;первый и второй входы третьего сумма тора-вычитателя соединены соответственно с выходами младших разрядов третьего накопительного сдвигового регистра и регистра записи, дополнительно введены элементы И и шифратор, причем выходы одноименных разрядов первого накопительного сдвигового регистра и регистра записи соединены соответственно с первыми и вто-. рыми входами соответствующих элементов И, третьи входы которых соединены с восьмым выходом блока управления, а выходы элементов И подключены ко входам шифратора, выходы которого соединены с соответствующими вторым -.(и + 1) м входами блока управления.На чертеже представлена структурная схема предлагаемого устройства, содержащего, сумматоры-вычитатели 1, 2,3, накопительные сдвиговые регистры 4, 5, б, первый и второй сдвигающие регистры 7, 8, регистр записи 9, шифратор 10, блок управления 11, знаковый разряд накопительного сдвигового регистра 12, элементы И 13, выходы разрядов накопительного сдвигового регистра 14, выходы разрядов регистра записи 15, выходы элементов И 16, выходы шифратора 17, управляющие входы элементов И 18, выходы блока управления 19.Работа устройства основана на следующем. Поскольку в конце операции величина у сводится к нулю, то можно задавать для первого шага Итерации вместо= 0 некоторое начальное значение ф , зависящее от разности между У и нулем, То естыо определяется номером разряда, содержащего первую значущую единицу в двоичном представлении аргумента. Например, у представлен кодом 0,000001101 Тогда 1 = б, и число итераций будет равно о -о+ 1.Устройство работает следую 4 йм образом.В регистр 9 записывается число, представленное единицами во всех разрядах после запятой, в регистр 4 заносится значение аргумента у . Затем на входы элементов И 13 поочередно, в соответствии с сигйалами управления входов 18, начиная со,старшего разряда, подаются значения содержимого одноименных разрядов 14 и 15 регистров 4 и 9.По сигналу первого же элемента И, на входы которбго поступают обе единицы с регистров 4 и 9 и разрешающий сигнал из блока 11 управления, опрос регистров прекращается, а с соответствующего выхода 17 шифратора 10,на блок 11 управления передается код начального шага итерации о . Так элемент И выделяет первую значащую единицу аргумента М .В соответствии с итерационными соотношениями (1), блок 11 управления передает команду сдвига содержимого регистра 4 на 1 о разрядов всторону младших разрядов. Регистр 9(отбрасывается в ноль,и на него из ре.гистра записи вызывается константаагс 1 дйов регистр 5 заносится единица,в регистр б записывается ноль. Затем из содержимого регистра 4 в сумматоре-вычитателе 1, с учетомзнака Ч; , вычитается, сдвинутое всторону младших разрядов, содержимое регистра 5, поступающее из второго сдвигающего регистра 8, а содержимое регистра -5 складывается сучетом знака Ч; в сумматоре-вычитателе2 со сдвинутым В сторону младшихразрядов содержимым регистра 4,поступающим из первого сдвигающего регистра 7. Содержимое регистра бсуммируется с учетом знака Ю; с содержимым регистра 9 в сумматоревычитателе 3. На следующем циклезначение 1 о увеличивается на единицу,в регистр 9 заносится из регистразаписи константа агсХюф,1 определяется очередное значение рекуррентного оператораМ и итерационные 25соотнбшения (1) реализуются согласно описанному алгоритму для новыхзначенийи Ч и т. д,В конце операции в регистре 4получается ноль,в регистре б хранится значение, равное агс 1 д М/у,Эффективность изобретения заключается в повышении быстродействияустройства для вычисления функцииОгс 1 дфприблизительно в два раза за З 5счет сокращения числа итераций на величину, определяемую номером разряда, содержащего первую значащуюединицу в двоичном представленииаргумента, достигаемым за счет не Обольшого увеличения затрат оборуцования,Формула изобретенияУстройство для вычисления функ 45 цииагсфйК, содержащее блок управления, три накопительных сдвиговых регистра, регистр записи, два сдвигающих регистра и три сумматора-вычитателя, выходы которых соединены с первыми входами соответствующих накопительных сдвиговых регистров, выход знакового разряда первого накопительного сдвигового регистра соединен с первым входом блока управления, первый, второй, третий,четвертый, пятый и шестой выходыблока управления подключены соответственно к управляющим входампервого, второго и третьего накопительных сдвиговых регистров, первого, второго сдвигающих регистров ирегистра записи, выходы младшего разряда первого и второго накопительных сдвиговых регистров соединены с,первыми входами соответственно первого и второго сумматоров-вычитателей,второй вход второго сумматора-вычитателя подключен к выходумладшего разряда первого сдвигающе-го регистра, соединенного входом свыходом первого накопительного сдвигового регистра, а выход второгонакопительного сдвигового регистрасо входом второго сдвйгающего регистра, выход младшего разряда которогосоединен со вторым входом первогосумматора-вычитателя, управляющийвход которого соединен с седьмымвыходом блока управления и управляющими входами второго и третьегосумматоров-вычитателей, первый и второй входы третьего сумматора-вычитателя соединены соответственно с;выходами младших разрядов третьего накопительного сдвигового регистра;и регистра записи, о т л и ч а ющ е е с я тем, что, с целью повышения быстродействия за счет сокращения числа интераций, в него введены элементы И и шифратор, причемвыходы одноименных разрядов первого накопительного сдвигового регистра и регистра записи соединенысоответственно с первыми и вторымивходами соответствующих элементов И,третьи входы которых соединены свосьмым выходом блока упавления, выходы элементов И подключены ко входаМ шифратора, выходы которого соединены с соответствующими вторым(и +1):м входами блоками управления.Источники информации,принятые во внимание при экспертизе1, Гречишников А. Н. Лутай,В. Н,Чалабов Н. Г. Использование операций над векторами при выполнении быстрого преобразования Фурье, "Автометрия"Р 3, 1973.2. 1. Е. Чобег. ТЬе СОЙО 1 С сг 1,9 опоаег 1 с сощрцй 1 п 9 йесЬп 11 це 1 ЙЕТгапьасй 1 опв оп Е 1 есйгоп 1 с Соарцйегь,чо 1, 8, 1959, 9 3.748418 Составитель В. ВенцельТехред Я. Бирчак ректор Г. Решетн Редактор Н. Каменска аказ 4241/ Подписи 130 филиал ППП "Патент", г. Ужгород, ул. Проектная 7 Тираж 751 ИИПИ Государственного комитет по делам изобретений и откры Москва, Ж, Раушская наб.,СССРийд. 4/5