Логический тестер

ОПИСАНИЕИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз Советских Социалнстических Республик(51)М Кл. 601 Й 19(16 Государственный комитет СССР по делам изобретений и открытийДата опубликования описания 15.07,80( 5 4 ) ЛОГИЧЕСКИЙ ТЕС ТЕР Изобретение относится к электро-измерительной технике и может быть использовано для проверки схем, построенных на дискретных логических элементах.Известны логические тестеры, содержащие щуп, два регулируемых источника опорного напряжения, дополнительный источник опорного напряжения, 1 О ,источник напряжения смещения, два блока сравнения, логический преобра- зователь и индикатор уровней 111 .Недостаток известных логических тестеров - относительно ограниченные Функциональные возможности. Наиболее близким по технической сущности является логический. тестер, содержащий три компаратора, одни вхо-. 2 О ды которых соединены с соответствующими источниками опорного напряжения, а другие входы - со входом лОгического тестера, блок защиты, усилители,индикаторы и элемент И (2),25Однако этот логический тестер обладает относительно ограниченными Функциональными возможностями, так как предусмотрен для проверки только одного типа логических элементов например ТТЛ - схем и не обеспечйГвает возможности прозвонки контролируемых цепей под напряжением, а также отыскание согласующих резисторовв ЭСЛ-схемах (резисторов в цепи эмнтера транзистора выходного каскадаЭСЛ-схемы).Цель изобретения - расширениеФункциональных возможностей,Эта цель достигается тем, что влогический тестер, содержащий первый, второй, третий компараторы,один вход каждого из которых соедине 1с соответствующим источником опорног.напряжения, а другие входы соединенысо входом тестера через блок защиты,первый, второй, третий усилители,первый и второй ийдикаторы,соединенные,с выходами соответственно первого ивторого усилителей, третий индикаторэлемент И, введен четвертый, пятыйи шестой компараторы, элементы ИЛИ,резисторы и переключатель режимов,1 причем один из входов четвертого, пятого и шестого компараторов соединен с соответствующим источником опорного напряжения, а другиевходы . соединены с выходом блоказащиты,вйходы третьего и пятого15 25 40 ксыпараторов соединенй соответственНо со входами элемента И, выходы первого компаратора и элемента И сое- -енысоответственно со входами пердиневого элемента ИЛЙ,выходы второго ишесомпаратбров соединены соответст 5венно со входами второго элемента ИЛИ,выход четвертого компаратора соединенсо входом первого усилителя, выходыпервого и второго элементов ИЛИ соеу.инены соответственно со входамивторого и третьего усилителей, вы хбд третьего усилителя соединен стретьим индикатором, первый и второйрезисторы соединены последовательнб и включены между шинами питания,вход тестера соединенс подвижнымконтактом переключателя режимов,один контакт которого соединен через третий резистор с одной из шинпитания, а второй контакт соединенсодним из выводов первого резистора.На чертеже приведена блок-схема устройства.Логйческий тестер содержит компараторы 1 - б, усилители 7 - 9,индикаторы 10 - 12, элемент 13 И,элементы ИЛИ 14, 15, блок 16 защиты, содержащий резистор 17 и диоды 18, 19, переключатель 20 режив резисторы 21, , 23, шинь24, 25 питания, входную клемму 26и источники опорного напряжения (начертеже не показаны),Логический тестер работает следукшим образом,35П и проверке ЭСЛ-схем (на чертериже не показаны) нашину 24 питан ияот источника питания 27, не входяего в состав. логического тестера,щеподается отрицательный потенциа л(-Оп 1,а на шину 25 питания нулевойпототенциал (земля) . ВеличинаО Оопорных напряжений О., О О,соответствующих источников опорногонап ряжения выбраны такими, чтобыбеспечивалась диФФеренциация по уров. -ням напряжпряжений всех возможных исправных и неисправправных состояний ЭСЛ-схем:ф емля логический 0 деФектныйземлУР овень (между логическим 0 и ло 1)"гической1 , логическая 1, 50обрыв и напряжение питания,также отсутствие согласующего резистораастора (на чертеже не показан) вцепях ЭСЛ-схем, наличие одного сог-,асукюаего резистора, наличи д уи более согласукщих резисторов. Притом предусмотрены два рЕжима рабоэты"логического тестера: измерен иеуровней напряжения и отыскание согдуасукмих рез исторов,ель 20В первом режиме переключатель 2 40ежима находится в положении, укаРванном на чертеже, при которто ом входная клея клемма 26 соединена со средней,точкой делителя, образованного р -у езисторами 21, 23,и на,ней устанавливается напряжение Оох ойртакое,чтос Оох.овр Ов .При этом активен только компаратор 3 (на его выходе присутствует сигнал логической 11),а индикаторы 10-12 не горят,Для определенния состояния исследуемой точки контролируемой ЭСЛ-схемы входную клемму26 соединяют с этой точкой,При этом потенциал входной клеммы 26принимает значение потенциала исследуемой точки, и в зависимости от еговеличины срабатывают соответствующиеиз компараторов 1 - б и горит определенная комбинация индикаторов 1012. Например, состояние земляхарактеризуется потенциалом входнойклеммы 26 ОвхСО 4, сРабатывают компараторы 1, 2, 4, 5, и горят все инликаторы 10-12, Состоянию логичес.КОГО0СООтВЕтСтВУЕт 01 С ОВх С Оактивны компараторы 4, 5 и горит индикатор 10. При деФектном уровне .потенциала исследуемой точки ЭСЛ-схема О с О вх с 04срабатывают комзпараторы 3, 4, 5 и загораются индикаторы 10, 11, Уровню логической1соответствУет 04Овх с Она выходах компараторов 3, 5 присутствуют сигналы логической 1 и горит индикатор 11, При обрыве потенциала входной клеммы 26 Овх еюО,срабатывает только компаратор 3 ини один из индикаторов 10 - 12 неГорит, Состояние питания характеризуется уровнем 0Ов активны ком-параторы 3, 6 и горит индикатор 12 В режиме отыскания согласующихрезисторов переключатель 20 режимовпереводится в положение, при котором входная клемма 26 через резистор 22 соединяется с шиной 25 питанияи на ней устанавливается напряжение, близкое к нулю О х О яс О,Когда входная клемма 26 соединяется с выходом испытуембй схемы, тов зависймости от наличия или отсутствия согласующих резисторов на входе логического тестера устанавливаются различные уровни напряжений. При бтсутствии согласующего резистора на входной клемме 26 сохраняется напряжение, близкое к нулю(ОЩ сО, и все индикаторы 10 в . 12 зажжены, " П и наличии одного согласующего резистора на входной клемме 26 устанавливается йапряжение, определяемо е делителем, образованным этимезистором и резистором 22(вкОсО О ре ии зажжены индикаторы 10, 12, р2 П и наличии двух согласующих резисторов на входной клемме 26 устанавливается напряжение в пределах О Овс сО и горит только индикатор 10. При наличии бблее двух согласующих резисторов напряжение на входной клемме 26 Овкв пРеДелах О.Озили О. -04, и го рит индикатор 10 или индикаторы10, 11 вместе,Возможность дифференциации каличия двух и более согласующих резисторов от других состояний позволяетвыявить замыкания между цепями ЭСЛсхем, так как замыкания фактическиэквиваленты наличию двух и болеерезисторов.Прозвонка логических цепей в ЭСЛсхемах беэ отключения питающих напряжений производитсяследующим образом, Один конец исследуемой цеписоединяют с землей через вспомогательный резистор (на чертежене показан) с сопротивлением, равным сопротивлению резистора 22, Приэтом на исследуемой цепи устанавливается потенциал между О и 0определяемый делителем напряженияобразованным согласующими и вспомогательными резисторами. Логический тестер переключателем 20 режимов устанавливается в режим измерения уровней напряжений. При соприкосновении входной клеммы 26 с исследуемой цепью загораются индикаторы 10, 12.При проверке ТТЛ-схем на шину 25питания подается положительный потенциалО, от источника 27 питания а на шину 24 питания нулевойпотенциал (земля) . Переключатель режимов 20 находится в положении,. указанном на чертеже. Приэт ом логический тестер обеспечиваетйдифференциацию следующих состояниТТЛ-схйм; логический О, дефектный уровень и пять градацийУР овня логической1 , максимальный из которых представляет уровеньнапряжения источника 27.питания,Наличие нескольких градаций уровня логической 1 облегчает поиск неисправностей при наладке ТТЛсхем,Блок 16 защиты исключает попада"ние на входы компараторов 1 - бнапряжений обратной полярности, атакже повышенного напряжения тойже полярности, Например, при провер"ке ЭСЛ- схем, если на входную клемму 26 подается положительное напря-же ние, открываетс я диод 1 9, чемзакорачивается вход компараторов1- б.При поступлении на входную клемму 26 повышенного напряжения тойже полярности, открываетсядиод 18чем исключается попадание этого напряжения на входы компараторо в 1-6.Схема логического тестера позволяет просто проверять исправностьдикаторов 10 - 12. Для этого досиндикаторовчнопереключатель 20 режим овтаточнетствперевести в положение, соотв ующее режиму отыскания согласующих резисторов, При этом должны загореться все три индикатора 10 - 12,Логический тестер обладает широкими функциональными возможностямипри проверке как ЭСЛ-, тактак и ТТЛ схе м что облегчает работу по наой тех-.ладке устройств вычислительно т,ники, построенных на этих схемах. Формула изобретения10Логический тестер, содержащийпервый, второй, третий компараторы,один вход каждого из которых соединен с соответствующим источником15 опорного напряжения, а другие входы соединены со входом тестера через блок защиты, первый, второй,третий усилители, первый и второйиндикаторы, соединены с выходамисоответственно первого и второго уси-.лителей, третий индикатор, элементИ, о т л и ч а ю щ и й с я тем, чтос целью расширения функциональныхвозможностей, в него введены четвер 25 тый, пятый, шестой компараторы, элементы ИЛИ, резисторы и переключательрежимов, причем один из входов четвертого, пятого и шестогокомпараторов соединен с соответст 30 вующим источником опорного напряжения, а другие входы соединены свыходом блока защиты, выходы третьего и; пятого компараторов соединенысоответственно со входами элемента35 И выходы первого компаратора иэлемента И соединены соответственносо входами первого элемента ИЛИ,выхо;втоРого и шестого компараторов соеденены соответственно со входами.второг элемента ИЛИ, выход четвертогоф 0 кампаратора соединен со- входом п ропевого усилителя, выходы первого ивторого элементов ИЛИ соединенысоответственно со входами вторОго итретьего усилителей, выход рт етьегосилителя соединен с третьим индиусилитекатором, первый и второй р езисторысоединены последовательно и вклюмежду шинами питания, входчены мжным контак.тестера соединен с подвижнымтом переключателя режимов, один контакт которого соединен через третийрезистис ор с одной иэ,шин питания, ао ним извторой контакт соединен с однвыходов первого резистора,55Ис точ ни к и информации,принятые во внимани ре п и экспертизе1. Авторское свидетельствово ССС5 3330, кл. 2 б 01 Й 31/28,1976.9 5133 клелико)ке2 Ак ептованная заявка Велиб итании У 1447291, кл, б И 1967,ри