Преобразователь частоты в код

Номер патента: 744977

Авторы: Гаманко, Клименко

ZIP архив

Текст

Союз СоветскинСощивлистическинРеспублик ОП ИКАНИЕИЗОБРЕТЕН ИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ.76 (088.8) но денни нэобретений и атнрытийОпубликовано 30,06.80. Бюллетень 24 Дата опубликования описания 02.07.80(72) Авторы изобретения В. В, Клименко и В, А. Гаманко Таганрогский радиотехнический институт им. В. Д, Калмыкова(54) ПРЕОБРАЗОВАТЕЛЬ ЧАСТОТЫ В КОД тИзобретение относится к вычислительной технике и может быть использовано для связи вычислительной машины с внешними устройствами и объектами.Известны преобразователи двоичного кода в частоту, содержащие информационный 5 регистр, комбинационный сумматор ирегистр суммы 13.Недостатком известного устройства является то, что он не производит обратного преобразования.Известен также многоканальный счетчик импульсов, содержащий с 1 информационных регистров, регистр суммы с комбинационным сумматором на входе 121.15Недостатком этого преобразователя является то, что он не учитывает знак нреобразуемой величины и не позволяет производить обратное преобразование, что приводит к тому, что вычислительные машиныЫ комплектуются большим количеством рейнс тинных преобразователей.Целью изобретения является расширение функциональных воэможностей. 2Поставленная цель достигается тем, что в преобразователь содержащий распределитель импульсов, первый и второй выходы которого соединены с первыми входами первого и второго коммутаторов соответственно, ко вторым входам которых подключен выход регистра суммы, выход первого коммутатора через последовательно соединенные первый информационный регистр и третий коммутатор подключены к первому входу комбинационного сумматора, выход второго коммутатора через последовательно соединенные второй информационный регистр и четвертый коммутатор п отключены ко второму входу комбинационного сумматора, выход которого соединен со входом регистра суммы, третий и чеч- вертый выходы распределителя импульсов подключены к управляющим входам третьего и четвертого коммутаторов введены триг. геры режима и знака, четыре синхронизатора, коммутатор записи, два ключа, два элемента ИЛИ и инвертор, причем управляк щие входы первого и второго синхронизаторов соединены с пятым Выходом распределителя импульсое шестой выход котсро о поолпочен к. управлиощим входам третье го и четвертого синхронизаторов, Вьехоеьт псрвого и третьего синхронизаторов черсз первый элемент ИЛИ подклеочеы к трстье=- му входу комбинационного сумматора, к четвертому входу которого через второй элемент ИЛИ подклгочееет выходы второго и четвертого синхронизаторов, выход ком=мутатора записи соединен с управляющем. Входом информацио 1 Ного регистра ивходомтриггера знака, выходы кот 01 гого одтлюь=ны к первы, входам клюей, вторые входы1 Оторьтх соеттттецът с сеь 11 тт тгьтходо гас .,:пределителя импульсов, к псрвому входукотороГО подкепочец щгямот Выход три ГГОра режима ВЕ 1 хо д 1 гюяв 1 ереп Олнее ияР 8 ГИСТРа С,ЩЫ ПОЕКгОченЕРез ИШЗ 8 РТОРи третьему еходу первого ключа ц 1 епо-;тсредственно - к третьему входу Вторсгокл 01 а,Иа чсртеже приведена блек-схемацреобгазователя частоты в код, Осуцествля 18 шеГО Двухтаа.ье 108 пгеобразовапцечастоты в КОД и Однокае 1 альное преобазс=Панис ко,ечастота,11 аобразоватее содержит цпформаццопныс 1)81 истры 1, 2 Б 1,тхОДы кОторых соеД"1 ец 18 гсз ееот,"етаторы 3, - со ьтодам 1комбинационного сумматора 5, Вьтхоегя .1 с,т:.бццаепонтого су,1.атсра соедтп 8 ы с реГисром 6 с ммы, Веходы 1 гэгистра сум 81 гез коммтаторь 7, 8 подкцочецык входам цнформаццонцых регистров а раз;.-,яд п 81 геполнения регистра сммы псдкл 1 с - чеп через цнвертор 9 к кщочу 1 0 и к клто=чу 11 непосредственно, Преобразуемыйдополцителььтй код по щепе 12 через ком=мутатор записи 1 3 поступает в информа-:ционный регистр т, а знаковый разряд Втриггер 14 знака, ПрМой и инверсный втт-ходь триггера знака соединены со входамцктоей третьи входы которьх соедчнень сс первыми входами ключей, вторые Входт 45которых соедппены с распределителем импульсов 1 5. С Выходов ключей снимаетсясигетал,частота которОГО ееропорциОнаЬавходному коду. Преобразуемая частота пошипам 16 - 18 поступает на синхропиза-;лтсры 20 - 23 входной частоты, вьхсдкоторых через элементы ИЛИ 24, 25 под-.кцочеты ко входам кОмбинационцОГО сумматора. По шинам 26 и 27 поступают си"палы устанавлеваеоПие режим работы грс 5образователя. Выход триггера режима 28соединен с распределителем импульсов,который управляет работой схемы от сенл= 77роцзтруеощтех импульсов, остуаю 1 х пощцте 2 Втд рас репе цт т еля Пну 1ссв соед 1 те 1 со ходами сцхроп заторовВ" ОДНО Ч а С ТО ТЬ 1, С КОММ таГОРа 1 И и С Вьтодпьтми коам, Код чцсе, соотВетсв: всощех входептм часто".ам, снимается сцит 30 ц 31 ИМтульс записи цо щиее 31 ЧтгаВПЯ 8 е Затессние ЮПОЛНИТЕЛЬНОГО ЕО= Да В ИЯОР.таЦОЦт тй Р 8 ГЦСтРУст,гйс гво робо.ет следусИим обра- ЗОМ.П 1 геобразователь Осуггествляет дВухка - на 18 п 1 геоб 1 газОВаця астоы т код и одноканальное преобразотзант 8 кода вао Ст, .Гг Лтл УСтаЦОВКЦ ЦгеОбРаЗОгаТОЛЯ В РЕ" ;кцх Кс,.1 астота ца 8 т 11 тчцьт Вход триггер., рсгкцма 28 лопается упгчегяющий цмцлтс 26, С Выхода трцгОра режима на эхо; распределителя цмпуьсов 15 подае. ся едыичный по.гешпал., который обеспечва 8 т Выдачу соотъетствгоших уеравляО - Щ ЕХ ЦмУЕЬСОВЕОТОРЫ 8 ПОСТПаОт В ЭТОМ рзжцме па вход, т,ом,.таторов 3, 4 и ксмтута.:Ора. 111 геобразуг мый Д 01 Ое 1 теь ый код по шине 12 реходт на вход комм та Ора ЗаИси 1 3, По 1 Мпульс 32 раза ре:.та 8 Ее;ту запись кода в преобразоатель эсуцествняется запись еттфориятеионньтх раз рядоз кода в информационный рсгистр 1 а ;гак корд з;ттт;сьтвается в триггер знака .:1, 11;ттулсы с распредегцтеле 1 щут1 5 тодаотся на входы 1 оммутаторов ;.54 1 ссщесчВ;яеся суммщгснациеет;щв из шйотгматтопптх рееистров 1, 2 в комбинат 1 оцном сумматоре 5, а результат поступает в регистр суммы 6. Затем подаются 1 мпульсы ца вход коммутатора 8 ц на входт,т кЕОгй 1 0 11. Б результате в информационный рсгцстр 1 перезаписьтвается СУММа, а ЗНа 18 ЦЦЕ РаЗРЯДа П 8 РЕПОЛненЕЯ рег стра суммы 6 выдается ца клкгчи 10, 11 и В заВисцмости От состояния триггера знака 14 формируется ВыходеОй импульс Такое ццклическое суммирование осуществттяетсе на всем интервале преобразования,т 1,тет установктт. преобгазователя в регттим тастотэ-код па нулевой вход триггора рег 1,та 28 подается управляющий импульс 27, С .выхода триггера режима 28 на вход распредвлцтеля импульсов 15 подается и. - левой потеепецал, при этом управляюш 8 им-: п ульсы с распределителя импульсов пс СтуаЮТ 1 та ПХОДЫ КОММутатОрОВ 7, 8 И 3, 4, 1 Лыпуьсы положительного прираще ЕЯ ДгЧ ПСРВОГО КаЕЕапа ПОСТУПаОТ Па СИЦХ рОнизатор Ггхоттной частоты 20 ц поравляющему импульсу с распределителя щпугьсов 15 через элсмент ИЛИ 24 по=5 744 ступают на вход младшего разряда комбинационного сумматора 5, Импульсы отрицательного приращения поступают на синхронизатор входной частоты 21 и по управляющему импульсу с распределителя5 импульсов 15 через элемент ИЛИ 25 поступают на все разряды комбинационного сумматора 5, т.е, осуществляется прибавление дополнительного кода отрицательной единицы. Одновременно с импульсом прирашения (положительным или отрицательным) по управляющему сигналу с распределителя импульсов 15 из регистра 1 через коммутатор 3 на комбинационный сумматор 5 поступае 1 предыдущее значение кода и результат записывается в регистр суммы 6. Из регистра суммы по приходу импульса из распределителя импульсов 15 на коммутатор 3 результат переписываегся в левыйинформационный регистр 1. За тем импульс с распределителя импульсов 15 поступает на синхронизаторы входной частоты 22 и 23. Импульсы положительного приращения для второго канала поступают на синхронизатор входной часто ты 22 через элемент ИЛИ 24 на вход младшего разряда комбинационного сумматора 5. Импульсы отрицательного приращения второго канала поступают на вход синхронизатора входной частоты 23 и по ЗО управляющему импульсу с распределителя импульсов 15 через элемент ИЛИ 26 поступают на все разряды комбинационного сумматора, т.е. осуществляется прибавление дополнительного кода отрицательной единицы, Одновременно с импульсом приращения через коммутатор 4 из информационного регистра 2 на комбинационный сумматор 5 поступает предыдущее значение кода и результат попадает в регистр О суммы 6. Из регистра суммы 6 при приходе импульса из распределителя импульсов 15 на вход коммутатора Я результат переписывается в информационный регистр 2.45Опрос обоих каналов циклически повторяется. Информационные регистры 1 и 2 обнуляются при считывании из них двоичного кода по шинам 30 и 31,Реализация функций двухканального 50 счетчика импульсов и преобразователя кода в частоту, работающего по принципу циклического суммирования преобразуемого кода, на одном и том же оборудовании позволяет уменьшить аппаратурные за траты, Использование в преобразователе дополнитель ного двоичного кода исключает необходимость машинного преобразования прямого кода в дополнительный и дополнительного еодя в прямой,Формула изобр етонияПреобразователь частоты в код, содержасций распределитель импульсов, первый и второй выходы которого соединеныс первыми входамп первого и второго коммутаторов соответственно, ко вторым входам которых подключен выход регистрасуммы, выход первого коммутатора черезпоследовательно соединенные первый информационный регистр и третий коммутаторподключены к первому входу комбинационного сумматора, выход второго коммутатора через последовательно соединенныевторой информационный регистр и четвертый коммутатор подключены ко второмувходу комбинационного сумматора, выходкоторого соединен со входомрегистра суммы, третий и четвертый выходом распределителя импульсов подкачены к управлякшим входам третьего и четвертого коммутаторов, о т л и ч а ю ш и й с ятем, что, с целью расширения функциональ.ныхвозможностей в него введены триггеры режима и знака, четыре синхронизатсьра, коммутатор записи,два ключа, дваэлемента ИЛИ и ппвертор, причем управляющие входы первого и второго синхронизаторов соединены с пятым выходом распределителя импульсов, шестой выход которого подключен к управляющим входамтретьего и четвертого синхронизаторов,выходы первого и третьего синхронизаторов через перви и элемент ИЛИ подключенык третьему входу комбинационного сумматсра, к четвертому входу которого черезвторой элемент ИЛИ подк(цочены выходывторого и четвертого синхронизаторов,выход комм(утатсга записи соединен с управляюшим входом информационного регистра и входом триггера знака, выходы которого подключены к первым входам ключей, вторые входы которых соединены сседьмым выходом распределителя импульсов, к первому входу которого подключенпрямой выход трг гера режима, выходразряда переполнения регистра суммы подключен через инвертор к третьему входупервого кхпоча и непосредственно к третьему входу второго, ключа.Источники информации,принятые во внимание при экспертизе,1. Данчеев Б, П. Е 1 ифро-частотные вычислительные устройстм. М "Энергия1976.2, Лвторское свидетель:тио СССРИ( 422105, кл. Н 03 Е 23/00, 1972, 7 Ф 3977683/16 Тираж 995ЦНИИПИ Государственного компо делам изобретений и о035, Москва, Ж, Раушская ПодиСР вскрытий набд. 4 Л) лиал ППП "Патент", г. Ужгород., ул. Проектная, 4

Смотреть

Заявка

2613234, 04.05.1978

ТАГАНРОГСКИЙ РАДИОТЕХНИЧЕСКИЙ ИНСТИТУТ ИМ. В. Д. КАЛМЫКОВА

КЛИМЕНКО ВАЛЕНТИН ВАЛЕНТИНОВИЧ, ГАМАНКО ВЛАДИМИР АНАТОЛЬЕВИЧ

МПК / Метки

МПК: H03K 13/20

Метки: код, частоты

Опубликовано: 30.06.1980

Код ссылки

<a href="https://patents.su/4-744977-preobrazovatel-chastoty-v-kod.html" target="_blank" rel="follow" title="База патентов СССР">Преобразователь частоты в код</a>

Похожие патенты