Преобразователь код-фаза

Союз Советски кСоциалистическихРеспублик ОП ИСАНИЕИЗОБВЕТЕН ИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ(23) Приоритет -Опубликовано 30.06.80. Бюллетень24Дата опубликования описания 03,07,80 ла делам нзобретеннй н открытнй(54) ПРЕОБРАЗОВАТЕЛЬ КОД-ФАЗА Предлагаемое изобретение относится к ,области импульсной техники и может быть использовано в автоматике, измерительных и вычиспительных системах.Известно устройство формирования сигнала с дискретно измеряемой фазой, содержащее генератор, К -разрядный. общий делитель, пешифраторы с подключенным к ним блоком управления, узлы уточнения, формирователи и преобразователи сигнала,1 О иячеек, кажпая из которых содержит поспедовательно включенные узлы уточнения, формирователь и преобразователь фо мируемого сигнала, причем между входом узла уточнения каждой из ячеек и общимт 5 делителем включен свой отдельный дешифратор, ко всем преобразователям ячеек подключен выход формирователя" гетеродинного напряжения, входы которого подключены к запакщему генератору и выходу обшего делителя (ЦСхема данного устройства реализуется с использованием большого количества цифровых комбинационных, и анапоговых блоков, требует высокой частоты генератора иимеет сложную настройку, что приводит кувеличению габаритов и снижению падежности выполняемых на ее основе приборов. Известно также цифровое устройстводля воспроизведения фазовых сдвигов, содержашее задающий генератор, связанный с делителем частоты, выходы которого соединены с одними входами блока сравнения, другие входы которого подключены к выходам блока установки кода фазового сдвига, счетный триггер, фильтры, схемы совпаде- ния, схемы однозначности и неоднозначнооти и триггер с раздельным управлением, причем выход счетного триггера соединен с первыми входаьти схем однозначности и неоднозначности, вторые входы которых подключены к выходу старшего разряда блока установки кода фазового,сдвига, а выходы схем однозначности и неоднозначности соединены с одними вхопами схем совпадений, другие входы которых подключены к вьпсопу блока сравнения, а выходы схем совпа пения соединены с соответствующими входами триггера с раздельным управлением 2К недостаткам такого преобрюователякод-фаза слепует отнести высокую тактовую частоту задающего генератора, опрецеляемую соотношениемф 5 Г=ЬЬЕКгде У - частота выходных сигналовустройства.Требование высокой тактовой частоты10заставляет применять умножение прн ограничении, утки тактовых частот, затрудняеттйрименение доступной элементной базы, усложняет устройство,Целью предлагаемого изобретения явля 15ется уменьшение частоты задающего генератора без изменения дискретности преоб. рюовения,Поставленная цепь постигается за счеттого, что в преобразователь код-фаза содержащий задающий генератор, связанныйс делителем частоты, элемент И, выходкоторого соединен с одним входом тактируемого триггера введены К -разрядный и(К -1)-разрядный сумматоры, при этомделитель частоты выполнен (К)-1 разрядным, а его выходы соединены с первойгруппой входов старших рюрядов К-разрядного сумматора, вторая группа входов которого и младший разряд первой группыподключены к К-разрядному входному коду,и с первой группой входов (К -1 )-разрядного сумматора, вторая группа входов которого соединена со старшими разрядамиК -разрядного входного кода, а выходыстарших разрядов сумматоров подключенык входом элемента И, выход которого соединен с управляющим входом тактируе мого триггера.На фиг. 1 дана структурная электриче 40скея схема убгройства; на фиг, 2 приведены временные диаграммы, поясняюшиеработу устройства для случая рюряднооФи Ки входного кола Х.Преобразов атель содержит задающийгенератор 1, (К -1)-разрядный делительчастоты 2,К -раэряцный сумматор 3,(К)-разряЪный сумматор 4, элементИ 5 и.тектируемый триггер 6.Сигнал , с задающего генератора по50ступает на тактовый вход триггера 6 ина (К -1)-разрядный делитель час;готы 2,все выходы 91, 9,. 9 1, которогосоединены с первой группой входов старших рюрядов Крюрядного сумматора 3.55Вторая группа входов сумматора 3 имладший рюряд первой группы соединеныс К -разрядным двоичным входным кодомХ =( ХХд " Х). Кроме того, выходь 734делителя частоты соединены с первойгруппой входов (К -1)-разрядного сумматора 4, вторея группа вхопов которогосоединена со старшими разрядами ,-разрядного вхддного кода ХСигналы Ук свыхода старшего разряда сумматора 3 иЕ, с выхода старшего разряда сумматора 4 поцаны на входы элемента И 5,выход которого У соединен с управляющим входом тактируемого триггера.Вых дные сигналы У и ) сумматоров 3 и 4 и сигнал Х, с выхода схемыИ 5 появляются с некоторым присущимцифровым блоком нестабильным запаздыванием по отношению к тактам ч задающегогенератора, что могло бы внести фаэовуюошибку и преобрюование код-фаэа при испольэовении сигнала в качестве выходного, Привязка сигналак тактам осуществляется на выходе тектяруемого триггера 6. Именно сигнач( , без учетанестабильности) и сигнал Я, на выходе старшего (К -1)-го разряда делителячастоты и являются выхолными сигнвламипреобразователя частотой 1 ь, . Очек-)випно, Р 5= Р,. 2Из фиг. 2 видно, как образуются сдвиги переднего П) и заднего г фронтовотносительно 9 з при К =4 и Х =6. Здесь4величины Ц:2 "1 Я, Я , У=1 У 2.11=2 Хе, 2 1 Х=ЕЯ, 2 )где 9;,У;,Е 1 КЕЬ,явлаотся десятичным эквивачентным представлением двоичных кодов соответственно на одном иэ входов четырехразрядного сумматора, на выходе 4-разрядного сумматора, на выходе трехрезрядного сумматора и на входе преобразователя.Приращение входного кола р, на единицу вызывает изменение лишь одного из. фронтов сигнала т или т на величину 360 /2 для К 4 или 360 /2" в общем случае. Поскольку сдвиг по фазе между первыми гармониками меандра Ои сигналаилиопределится полусуммой сдвигов переднего и зачнего фронтов, цена младшего рюряда составит 360 /2, чтоо к позволяет при достижении прежней цены младшего разряда 360 /2 вдвое снизить тактовую частоту задающего генератора без изменения дискретности преобразования,Формулаиэоб рете ния Преобразов атель код-фаза, содержащийзецанмций генератор, связанный с деляте744 лер частоты, элемент И, выход которогосоединен с одним входом тактируемоготриггера, о т л и ч а ю ш и й с я тем,что, с целью уменьшения частоты задающего генерат,ра без изменения дискретности преобразования, в него введеныК -разрядный и (К -1)-разрядный сумматоры при этом делитель частоты выполнен(-1)-разрядным, а его выходы соединеныс первой группой входов старших разрядов( -разрядного сумматора, вторая группавходов которого и младший разряд первойгруппы подключены к-разрядному входному коду, и с первой группой входовф)-разрядного сумматора, вторая груп 9736па входов которого соединена со старшими разрядами К-разрядного входного кода, а выходы старших разрядов сумматора подключены к входам элемента И, выход которого соединен с управляющим входом тактируемого триггера Источники информации,принятые во внимание при экспертизе1. Авторское свидетельство СССРМ 320036, Мкл, Н 03 К 5/153,30.03. 70.2. Авторское свидетельство СССРЬ 362465, М, кл. Н 03 К 13/20,01.03,71 (прототип).Тираж 995 П оцписноеарственного комитета СССРзобретений и открытийЖ, Раушская наб., д. 4/5 8 2/15 БНИИПИ Госуд по делам и 11 3035, М оскв а, Филиал ППП "Патент", г, Ужгород, ул. Проектная, 4