Устройство для проверки логических блоков

Союз СоветскикСоцивлистическикРеспублик ОП ИСАНИЕ ИЗОБРЕТЕНИЯ К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ 1 1734625(23) Приоритет по делам нзобретеннй и открытий(54) УСТРОЙСТВО ДЛЯ ПРОВЕРКИ ЛОГИЧЕСКИХ БЛОКОВИзобретение относится к автоматикеи вычислительной технике и может быть использовано для контроля в логическихсхемах цифровой и импульсной техники,Известны устройства для проверки5логических блоков, определяющие логичекие уровни или импульсные сигналы навыводах этих блоков 1 и 21. Недостатком таких устройств является малая информативность контроля.Наиболее близким по технической сущности к предлагаемому является устройство для проверки логических блоков, содержащее первый триггер, первый вход которого соединен с выходом генератора им пульсов, выход через элемент отрицания равнозначности со входом первого индикатора, второй вход элемента отрицания равнозначности через согласующий блок соедиго нен с выходом чувствительного элемента, второй выход согласующего блока подключен ко входу фильтра,.а третий выход - ко второму входу первого триггера 31,Недостатком устройства является ограниченная полнота контроля,Цель изобретения - увеличение полнотыконтроля.Указанная цель достигается тем, чтоустройство содержит инвертор, первый ивторой элементы И-НЕ, интегратор, пороговый блок, первый и второй формирователи сигналов и второй триггер, первый входкоторого подключен к выходу фильтра ичерез последовательно соединенные интегратор и пороговый блок - к первым входам первого второго формирователей сигналов, вторые входы которых подключенысоответственно через первый и второй элементы И-НЕ к первому и второму выходам второго триггера, второй вход первого элемента И-НЕ через инвертор соединен с вторым входом первого триГгера,вторым входом второго триггера и вторымвходом второго элемента И-НЕ, а третьивходы первого и второго формирователей734625 3палов содержит третий и четвертый триргерь 1 второй индикатор, вход которого подключен к первому выходу третьего триггера, второй выход которого соединен с первым входом четвертого триггера, выходкоторого подключен к первомувходу третьего триггера, второй вход первого триггера соединен с третьим входом формирователя сигналов, первый и второй входычетвертого триггера соединены соответст 10венно с первым и вторым входами формирователя сигналов,На чертеже изображен, функционалная схема предлагаемого устройства дляпроверки логических блоков,Схема устройства содержит входнойблок 1, чувствительный элемент 2, генератор импульсов 3, первый триггер 4,элемент 5 очрицания равнозначности, первый индикатор 6, фильтр 7, интегратор 8,20пороговый блок 9, второй триггер 10,первый и второй элементы И-НЕ 11 и 12,инвертор 13, первый и второй. формирова;тели 14 и 15 сигналов, каждый из кото 25рых состоит из третьего и четвертоготриггеров 16, 17, индикатора 18.Устройство работает следующим образом.При отсутствии импульсов на входе уст 30ройства, триггер 4 находится в нулевом"состоянии, при котором низкий потенциалс его выхода поступает на вход элемента 5, При этом входной сигнал, поступающий с чувствительного элемента 2 через35блок 1 на второй вход элемента 5, определяет ссстояние индикатора 6, свечениекоторого индицирует высокий логическийуровень на входе, отсучствие свечения -низкий.40При наличии импульсов на чувствительном элементе 2 устройства, свечение индикатора 6 будет прерывистым с частотойповторения1 Гц. Это достигается засчет того, что периодически (Т х 1 с)с генератора 3 на вход сброса триггера4 поступают импульсы (Г 0,2 с), разрещаюшие его срабатывание по тактовомувходу.Полэжительный фронт входного импуле 50са, поступающего на тактовый вход триггера, перебрасывает последний веднничное состояние (последующие импульсы портверждаот это состояние). При атом вы.сокий логический уровень с выхода триггера 4 поступает на элемент 5. Это приводит к тому, что индикация становитсяОбратной: при высоком логическом уровнена входе индикаторный элемент.ие светит 4ся, а при низком - светится. По окончании времениГ на вход триггера 4 подается низкий потенциал, возвращающий триггер в нулевое состояние.Исследуемый сигнал с выхода входногоустройства 1 поступает также на фильтр 7,На выходе последний сигнал возникает только в том случае, если входное напряжениенаходится в указанной зоне.Интегратор 8 с пороговым блоком 9служат для блокировки импульсов корочедопустимой величины.В исходном состоянии триггеры 16, 17формирователей 14 и 15 в "нуле. и фединице". Импульсы с генератора 3 периодически подтверждают эти состояния триггеров,Если длительность импульсов с выхода фильтра 7 не превышает допустимойвеличины, то на выходе порогового блока9 будет постоянно присутствовать низкийнулевой" потенциал и триггеры 17 своего состояния не меняют,Если же длительность импульса на выходе фильтра 7 превысит допустимую величину, на выходе порогового блока 9возникает сигнал, который поступает натактовые входы триггеров 17. Если в ммент поступления этого счгнала на Д-входе одного из триггеров будет присутствовать низкий уровень (последний появляется на выходе схемы И-НЕ 11, если в ситнале присутствует "звон" 0", и на выхо. де схемы И-НЕ 12, если звон 1),тосоответствующий триггер 17 также установится в нуль" и тем самым подготовит к срабатыванию соответствующий триггер 16 по Д-входу. Это приводит к тому,что первый пришедший импульс на тактовый вход триггера 16 с генератораимпульсов 3 установит его вединичное" состоание, при котором засветится соответствующий индикаторный элемент 18. Данноесостояние продлится один период генератора 3, после чего следующий его импульсвозвратит триггеры 16 в исходное "нулевое состояние и соответствующий индикатор погаснет. Возврат в исходное состояние триггеров 16 обеспечивается тем,чтопри срабатывании низкий потенциал с ихинверсных выходов поступает на 3 -входтриггеров 17 и устанавливает их в единицу, тем самым подготавливая к установке внуль триггеры 16 по Д-входу,Триггер 10 вместе с инвертаром 13и с элементами 11 и 12 служит для блокировки выдачи сигнала звона",в случаенормального сигнала, Нормальным сигна734 лом считается следующая последовательность изменения уровней: "нуль" 04 В)нерабочий уровень" ( 0,4 В; (24 В) -единица ( ) 2, 4 В) - "нерабочий уровень" - "нуль" и т.д.Как"звон" нуля" будет восприниматьсяследующая последовательность измененийуровней: нуль" - нерабочий уровень --нульи как звон" "единицы", "единица" - нерабочий уровень - фединица. 0Таким образом, при наличии в исследуемом сигнале "звона", будет периошческивспыхивать тот из индикаторных элементов 18 (или оба сразу), который соответствует определенному характеру "звона,т,е, звону" Оф или дозвону" ф 1 ф,формула изобретения 1, Устройство для проверки логических блоков, содержащее первый триггер первый вход которого .соединен с выходом генератора импульсов, выход через элемент от 25 рицания равнозначности - со входом первого индикатора, второй вход элемента отрицания равнозначности через согласующий блок соединен с выходом чувствительного элемента, второй выход согласующего бло 30 ка подключен ко входу фильтра, а третий выход - ко второму входу первого триггера, о т л и ч а ю ш е е с я тем, что, с целью увеличения полноты контроля, устройство содержит инвертор, первый и35 второй элементы И-НЕ, интегратор, пороговый блок, первый и второй формирователи сигналов и второй триггер, первый вход 625 6которого подключен к выходу фильтра ичерез последовательно соединенные интегратор и пороговый блок - к первым входам первого и второго формирователей ситпалов, вторые входы которых подключенысоответственно через первый и второй элементы И-НЕ к первому и второму выходамвторого триггера, второй вход первого элемента И-НЕ через инвертор соединен свторым входом первого триггера, вторымвходом второго триггера и вторым входомвторого элемента И-НЕ, а третьи входыпервого и второго формирователей сигналов с выходом генератора импульсов,2. Устройство по и. 1, от л и ч а ющ е е с я тем, что формирователь сигналов содержит третий и четвертый триггеры и второй индикатор, вход которогоподключен к первому выходу третьеготриггера, второй выход которого соединенс первым входом четвертого триггера, выход которого подключен к первому входутретьего триггера, второй вход первоготриггера соединен с третьим входом формирователя сигналов, первый и второй входы четвертого триггера соединены соответственно с первым и вторым входами формирователя сигналов.Источники информации,принятые во внимание при экспертизе1, Патент Японии Ло 44-30704кл, 54 (7), 1975,2, Патент США М 3750015,кл. 340-146, 1976.3, Журнал "Приборы и системы управ.ления", 1974, Л 1 12, с. 38-29 (прототип) .734625 2218/9 Тираж 9ЦНИИПИ Государственного компо делам изобретений и от3035, Москва, Ж, Раущскаа Зака Подписта СССР ытийнаб., д. 4/5 иал ППП фПатентф, г, Ужгород, ул. Проектная Составитель Н, Белинкова