Аналоговое запоминающее устройство

Союз СоветскихСоциал истичесиихРеспублии О П И С А Н И Е723686ИЗОБРЕТЕН ИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ(23) Приоритет -3 ЬвударетеанныВ квинтет ьФСР еа делам изобретений н еткритнй(7 Заявитель Новосибирский электротехнический институт(54) АНАЛОГОВОЕ ЗАПОМИНАЮШЕЕУСТРОЙСТВО Изобретение относится к области аналоговой вычислительной техники и может быть использовано в устройствах автоматики, измерительной и вычислительной техники.Известно аналоговое запоминающее устройство, содержащее накопитель, блок выбора адреса, устройство записи, и выходное устройство, включающее в себя два интегрирующих усилителя с разряд 1 ными ключами в цепи обратной связи, фильтр нижних частот, выходной усилитель и генератор тактовых импульсов, причем вход каждого интегрирующего усилителя соединен с отдельной выходной: шиной накопителя, выходы интегрирующих усилителей соединены с входом фильтра, выход фильтра соединен со входом выходного усилителя, а управляющие входы разрядных ключей соединены с выходами генератора тактовых импульсов 1 .Данное устройство имеет ограниченные функциональные возможности и усложненную конструкцию в связи с наличием независимых выходных шин накопит ля.Известно также аналоговое запоминак. шее устройство, выполненное на накопите ле из элементов памяти, построенных на трансфлюксорах, содержащее блок выбора адреса, устройство записи, блок поочеред ной выдачи адресов элементов памяти, по которым осушествляется сложение или вычитание, и выходное устройство, включающее в себя схему стробирования, фильтр нижних частот, усилитель и генера тор тактовых импульсов считывания, причем один вход блока поочередной выдачи адресов соединен с выходом генератора тактовых импульсов параллельно одному входу блока выбора адреса, другой вход подключен параллельно входу управления режимами указанного выше генератора и является входом управления устройства, остальные входные шины предназначены для приема адресов, а выходные шины соединены с блоком выбора адреса, оппн выход генератора тактовых импульсов45 считывания присоед чен к блоку выбораадреса, а цругой к схеме стробирования123.Недостатком такого устройства является низкое быстродействие,5Целью предлагаемого изобретения является повышение быстродействия устройства,Поставленная цель достигается тем,что в аналоговое запоминающее устройство, содержащее накопитель, входы которого подключены к выходам блока выборки адресов, блок поочередной выдачи адресов, первые входы которого соединены с информационными шинами устрой ства, второй вход блока поочередной выдачи кодов адресов поцключен к шинеуправления и входу генератора тактовыхимпульсов, первый выход которого соединен с третьим входом блока поочередной выдачи кодов адресов и одним из входов блока выборки адресов, другие входыкоторого соединены с выходами блока поочередной выдачи кодов адресов, первыйблок стробирования, один из входов которого соединен со вторым выходом генератора тактовых импульсов, дифференциальный усилитель, выход которого соединенс выходом устройства, в него введеныинтегрирующие усилители и второй блокЗ 0стробирования,. один из входов которогосоединен с третьим выходом генераторатактовых импульсов, другие входы блоковстробирования соединены с выходом накопителя, выходы блоков стробирования сое 35динены с одними из входов интегрирующих усилителей соответственно, выходыинтегрирующих усилителей соединены соответственно со входами дифференциаль 40ного усилителя, другие входы интегрирующих усилителей подключены к четвертому и пятому выходам генератора тактовых импульсов соответственно.Предлагаемое устройство представлено на чертеже.Устройство содержит накопитель 1,блок выборки адресов 2, блок 3 поочередной выдачи кодов адреса. Элементы стробирования Ч, 5, интегрирующие усилите ли 6 и 7, ключи 8, 9, дифференциальныйусилитель 10, генератор тактовых импульсов 1.1 и шину управления 12, информационные шины 13.Устройство работает следующим образом. В режиме считывания одного числагенератор тактовых импульсов 11 выдает,на входы блока выбора адреса 2 и блока3 поочередной выдачи кодов адресов, который обеспечивает выбор адреса единственного элемента в накопителе. Элемент стробирования 4 пропускает сигналс выходной шины накопителя 1, открываясь по окончанию импульса, стробирующего сигнал от импульса подготовки. Элемент стробирования 5 начинает пропускатьвходной сигнал после окончания процессаинтегрирования первого импульса считывания, В результате такого режима коммутации со сдвигом на выходах интегрирующих усилителей 6 и 7 образуютсядве последовательности импульсов, сдвинутых одна относительно другой на половину периода частоты считывания. Послесуммирования этих последовательностейдифференциальным усилителем 10 ужев первом рабочем такте считьиания навыходе устройства .оявляется выходнойсигнал, зависящий только от величиныуровня информации, хранившейся в выбранном элементе памяти.Ключи 8 и 9 замыкаются в. моментыотсутствия напряжения сигнала на интегрируюших усилителей 6 и 7 и предназна/чены цля ликвидации дрейфа нуля интегрирующих усилителей, Следует отметить,что для упрощения рассмотрения работыустройства на чертеже не показано устройство записи,Режим суммирования двух считываемых чисел осушествляется путем изменения программы стробирования элементов4 и 5 и программы выбора адреса, выдаваемой генератором тактовых импульсов11, Оцновременно с этим изменяетсяпрограмма коммутации ключей 8 и 9.После интегрирования последовательностей импульсов, получаемых в результатесчитывания двух чисел (при этом больший по амплитуде сигнал соответствуетпервому числу, меньший - второму, положительная полярность соответствуетсигналу от импульса считывания, отрицательная - от импульса подготовки) интегрирующими усилителями 6 и 7 и суммирования цифференциальным усилителем10 на выходе устройства уже во второмрабочем периоде считывания появляетсясигнал, соответствующий сумме двух.считываемых чисел.Ключи 8 и 9 замыкаются в моментыотсутствия напряжения сигнала на интегрирующих усилителей 6 и 7 и предназначены для ликвицации дрейфа нуля интегрирующих усилителей,Режим вычитания одного числа издругого осуществляется путем изменения5 7286 программы стробирования элементов 4 и 5 и программы коммутации ключей 8 и 9 при помощи генератора тактовых им пульсов 11. Режим процесса поочередного считывания чисел аналогичен выше приведенному в режиме сложения, В результате коммутации элементов строби рования 4 и 5 на их выходах появляются последовательности импульсов, после ин. тегрирования которых интегрирующими усилиями 6 и 7, и суммирования их дифференциальным усилителем 10 во втором рабочем такте считывания на выходе устройства появляется сигнал, соответ ствующий разности двух считываемых чисел, Ключи 8 и 9 сохраняют режим коммутации, аналогичный выше приведенному.Применение при считывании интегрирования выходных сигналов с накопителя 1 по сравнению с режимом усреднения, используемом в прототипе, дает возможность получить сигнал на выходе устройства, соответствующий считываемой информации, уже в первом рабочем такте 25 считывания в режиме считывания одного числа и во втором рабочем такте считывания в режимах сложения и вычитания, что существенно повышает быстродействие аналогового запоминающего устрой ства, так как время считывания одного числа не превышает в этом случае длительности двух периодов частоты считывания, а время выполнения операций сложения или вычитания - длительности че тырех периодов частоты считывания. 401, Быстродействующее устройствосчитывания информации для аналоговыхЗУ на трансфпюксорах.- Приборы и системы. тотип). Таким образом, достигнуто повышение быстродействия устройства. Кроме. того, выходное напряжение устройства не зависит от частоты считывания. формула изобретения Аналоговое запоминающее устройство,содержащее накопитель, входы которого подключены к выходам блока выборки адресов, блок поочередной выдачи кодовадресов, первые входы которого соединены с информационными шинами устройства,второй вход блока поочередной выдачикодов адресов подключен к шине управления и входу генератору тактовык импульсов, первый выход которого соединен стретьим входом блока поочередной вьщачи кодов адресов и одним из входов блока выборки адресов, другие вхсды которого соединены с выходами блока поочередной выдачи кодов адресов, первый блокстробирования, один из входов которогосоединен со вторым выходом генераторатактовых импульсов, дифференциальныйусилитель, выход которого соединен свыходом устройства, о т л и ч а ющ е е с я тем, что, с целью повьпцения быстродействия устройства, в неговведены интегрирующие усилители и второй блок стробирования, один из входовкоторого соединен с третьим выходомгенератора тактовых импульсов, другиевходы блоков стробирования соединеныс выходом накопителя; выходы блоковстробирования соединены о одними извходов интегрирующик усилителей соответственно, выходы интегрирующих усилителей соединены соответственно совходами дифференциального усилителя,другие входы интегрирующих усилителейподключены к четвертому и пятому выходам генератора тактовых импульсовсоответственно.Источники информации,принятые во внимание при экспертизе723686 Составитель А. Ворониницкая Техред Н, Бабурка . Коррект едактор Э ницкая Заказ 437/39 3035, М ал ППП Патент, г. Ужгород, ул, Проектная, 4 Тираж 662 ИПИ Государственно по делам изобретеносква, М(-35, Рауш Подписноекомитета СССРи открытийкая наб., д, 4/5