Устройство для обслуживания запросов

союз соаетснихсоциАлистичеснихРЕСПУ БЛИН Р 9(50 4 Осуд од РЕТЕНИЯ аенний номитет ссс изоБретений и открыт ПИСАНИЕ АВТОРСКОМУ СВИДЕТЕЛЬСТВ(56) Авторское свидетельство СССР У 1103236, кл. С 06 Р 9/46, 1983,Авторское свидетельство СССР В 834701, кл. С 06 Р 9/46, 1981.(54) УСТРОЙСТВО ДЛЯ ОБСЛУЖИВАНИЯ ЗАПРОСОВ(57) Изобретение относится к вычислительной технике и может быть ис - пользовано в устройствах ввода информации от различных дискретных дат чиков в устройство обработки данных. Цель изобретения - увеличениедостоверности обслуживания заявокза счет уменьшения вероятности ихпотерь. Устройство для обслуживаниязапросов содержит блок управления,регистр запросов, блок регистров,шифратор, триггер, элементы И, И-НЕ,блок памяти, счетчик, счетчик адре.са, схему сравнения, формировательимпульсов. В шифраторе осуществляется кодирование первого векторапрерывания в виде двоичного кода,который записывается в блок памятипо адресу, формируемому счетчиком.Считывание из блока памяти произвопо адресу счетчика адреса.Изобретение относится к автоматике и вычислительной технике и может быть использовано в устройствахввода информации от различных дискретных датчиков н устройство обработки данных или в управляющую вычислительную машину.Пель изобретения - увеличениедостоверности обслуживания заявокза счет уменьшения вероятности ихпотерь.На Фиг.1 приведена структурнаясхема устройства; на фиг.2 - структурная схема блока управления; нафиг,3 - структурная схема блока регистра,Устройство (Фиг.1) содержит блок1 управления, регистр 2 эапросон стриггерами 2-12-Ь, блок 3 регистров, шифратор 4, элемент И-НЕ 5,триггер 6, элемент И 7, блок 8 памяти, счетчик 9, счетчик О адреса,схему 11 сравнения, Формирователь12 импульсов, сигнальный выход 13устройства, выход 14 прерыванияустройства, вход 15 запуска, вход16 сброса устройства, тактовый вход17 устройства, группу запросных вхо -дов 18 устройства, входы и выход19-24 блока 1, группу информационныхвыходов 15 устройства.Блок 1 управления Яиг.2) содержит элементы НЕ 26 и 27, элемент ИНЕ 28, триггеры 29 и 30, элементыИ 31 и 32.Блок 3 (фиг.3) содержит триггеры33 регистра, элементы И 34, элементы И-НЕ 35 группы, элемент НЕ 36.Устройство работает следующим образомВ случае одновременного поступления сигналов "Запрос прерываний отвнешних устройств." на входы 18 входные триггеры 2-1 и 2-2 прерыванийрегистра 2 переходят в состояние "0".Уровень "0" поступает на соответствующие триггеры 33. Ближайшим тактом, поступающим с входа 17 устройства, триггеры 33 переходят в состояние "0. Ближайшим тактом с выходаэлемента НЕ 36 Формируется импульсотрицательной полярности. Этим импульсом входной триггер прерываний2-1 переводится в состояние "1" Сныхода элемента И-НЕ 35-2 в этот момент импульс не формируется, так какна его третий вход с прямого выхода триггера 33-1 через элемент5 2 О 25 30 35 40 45 50 55 И 34-1 поступает сигнал запрета,который через элемент И-2 присутствует на всех последующих элементах И-НЕ 35.Импульс с выхода элемента И-НЕ 35-1 поступает на вход дешифратора 4, в котором осуществляется кодиро-, вание первого вектора прерываний в виде двоичного кода, поступающего на информационные входы блока 28. Че" рез элемент И-НЕ 5 импульс с ныхода элемента И-НЕ 35-1 осуществляет запись в блок 8 по адресу, формируемому счетчиком 9, информации кода вектора прерываний с выходов шифратора 4.В исходное состояние счетчики 9 и 10 устанавливаются сигналом, поступающим с входа 16. Поэтому первый вектор запроса прерываний записывается по нуленому адресу в блок 8. При последующих опросах этот вектор может быть записан по любому адресу, Текущий адрес записи с выхода счетчика 9 поступает на нходы блока 8. Задним Фронтом импульса сигнала, поступающего с выхода элемента И-НЕ 5, триггер 6 устанавливается в состояние "1" и подготавливает элемент И 7 к прохождению сигнала. Одновременно осуществляется суммирование в счетчике 10 адреса (запись . Следующим тактом триггер 33-1 привязки переводится в исходное состояние, чем снимается запрет входа элемента И 34-, и он Формирует на третьем входе элемента И-НЕ 35-2 сигнал разрешения, позволяющий сформировать отрицательный импульс поступающий на вторые входы шифратора 4 и элемента И-НЕ 5 для формирования кода второго вектора прерываний и второго сигнала записи. По сигналу "За - пись" н очередную ячейку блока 8 по адресу, сформированному счетчиком 9, записывается новый вектор прерываний. Так как н данном примере сигналы "Разрешение прерываний" следуют за первым и вторым сигналами "Запись", то поступая на второй вход элемента И 7, на первый вход которого поступает сигнал ращрешения от триггера 6, они Формируют на выходе элемента И 7 сигналы "Считывание". При этом с выходов счетчика 10 адрес ячейки, по которому будет считываться вектор прерываний, поступает в блок 8. На выходах блока 8, 1264174т.е. на выходах 25 устройства, появляется вектор прерываний, по которому будет осуществляться очередное прерывание. Задним фронтом импульса "Считывание" осуществляетсясуммирование в счетчике 10. Указанный режим является нормальнымрежимом функционирования устройства. 1 О Э 5 Формирование сигнала "Запрет" производится следующим образом. Триггер 29 сдвигает последний сигнал "Запись", синхронизируя его. Сдвиг производится для исключения срабатывания триггера 30 в режиме нормального функционирования устройства. Сдвинутый сигнал "Запись" инвертируется и проходит через элемент И-НЕ 28, на первый вход которо го поступает разрешающий сигнал с входа 22 блока 1 на единичный вход триггера 30 и, так как на С-входе триггера 30 сигнал "Считывание" отсутствует, то триггер переключается 50 и с его инверсногс выхода в блок 3 поступает сигнал запрета формирования импульса записи. При приходе очередного сигнала "Считывание".задний фронт сигнала возвращает триггер 55 30 в исходное сЬстояние и разрешает формирование сигнала "Запись",40 Если после очередного сигнала считывания числа, записанные н счет чик 9 ив счетчик 1 О адреса, 1, из блока 8 считан последний вектор прерывания)то на выходе схемы 11 15 появляется сигнал равенства, поступающий на первый нход элемента И 31 блока .1 и разрешающий прохождение на первый вход элемента И 32 импульсов. Злемент И 32, имея на сво ем входе разрешающий сигнал с выхода триггера 30, пропускает тактовые импульсы на вход сброса триггера б,пе-. реводя его в положение "0".Таким об,разом,с выхода триггера 6 на первый 25 вход элемента И 7 поступает сигнал, запрещающий формирование сигнала "Считывание" до прихода первого сигнала "Запись". Если после очередного сигнала Запись" числа записанные 30 в счетчики 9 и 1 О, равны, то блок 1 формирует со своего выхода 19 сигнал, запрещающий прохождение сигналон Запись Формула изобретения Устройство для обслуживания запросов, содержащее шифратор, элемент И-НЕ, дна счетчика, схему сравнения и блок памяти, причем первая и вторая группы входов схемы сравнения соединены с первыми группами выходов первого и второго счетчиков, вторые группы выходов первого и второго счетчиков соединены соответственно с группой входов записи и группой входон адреса считывания блока памяти, группа выходов шифратора соединена с группой информационных входов блока памяти, о т л и ч а ю щ ее с я тем, что, с целью увеличения достоверности обслуживания заявок -эа счет уменьшения вероятности их потерь, устройство содержит регистр запросов, блок управления, блок регистров, элемент И-НЕ, триггер, элемент И и формирователь импульсов, причем блок регистров содержит регистр, группу элементов И, группу элементов И-НЕ и элемент НЕ, причем в блоке регистров прямые выходы регистра соединены с первыми входами одноименных элементов И группы, выход каждого 1-го 1=Гпгде и - число запросон) элемента И группы соединен с вторым входом 1+1-го элемечта И группы с первым входом +1-го элемента И группы и с первым входом 1.+1-го элемента И-НЕ группы, инверсные выходы разрядов регистра, начиная с второго, соединены с вторыми входами одноименных элементов И-НЕ группы, инверсный выход первого разряда регистра соединен с первым входом первого элемента И-НЕ группы, второй вход последнего элемента И-НЕ группы соединен с выходом последнего элемента И группы, тактовый вход устройства через элемент НЕ соединен с вторым входом первого элемента И-НЕ группы и с третьими входами остальных элемен-. тов И-НЕ группы, тактовые входы разрядов регистра блока регистров соединены с тактовым входом устройства, выходы элементов И-НЕ группы соединены с входами установки в "1" одноименных разрядов регистра запро,сов, с входами шифратора и с входами элемента И-НЕ, информационные входы регистра запросов соединены с входом логического нуля устройства, 1264174тактовые входы регистра запросовсоединены с одноименными запроснымивходами устройства, выходы регистра запросов соединены с информационными входами регистра блока регистров, блок управления содержит дваэлемента НЕ, элемент И-НЕ, два элемента И два триггера, первый входпервого элемента И блока управлениясоединен с выходом первого триггера блока управления, с вторым входомпервого элемента И группы блока регистров и с третьим входом первогоэлемента И-НЕ блока регистров,второй вход первого элемента Иблока управления соединен с выходом второго элемента И блока управления, первый вход второго элемента И блока управлениясоединен с первым входом элементаИ-НЕ блока управления и с выходомсхемы сравнения, второй вход второго элемента И блока управления соединен с выходом элемента НЕ блокарегистров, выход элемента И-НЕ блока управления соединен с входом установки в "1" первого триггера блока управления, информационный входпервого триггера блока управлениясоединен с входом логической единицы устройства, тактовый вход первого триггера блока управления черезпервый элемент НЕ блока управления соединен с выходом элемента И, свходом считывания блока памяти, сосчетным входом первого счетчика ис сигнальным выходом устройства,вход сброса которого соединен свходами сброса первого и второгосчетчиков, выход второго триггераблока управления соединен с вторымвходом элемента И-НЕ блока управле ния, вход установки в "1" второготриггера блока управления соединенс тактовым входом устройства и спервым входом формирователя импульсов, второй вход которого соединен 15 с входом запуска устройства, информационный вход второго триггера блока управления соединен с входом логической единицы устройства, тактовый вход второго триггера блока о . управления соединен через второйэлемент НЕ блока управления с выходом элемента И-НЕ,со счетным входомвторого счетчика, с входом управления. записью блока памяти и с нулевым входом триггера, единичный входкоторого соединен с выходом первогоэлемента И блока управления, выходтриггера соединен с первым входомэлемента И и с выходом прерыванияустройства, второй вход элемента Исоединен с выходом. формирователя импульсов, выходы блока памяти являютсяинформационными выходами устройства.12 б 4174 и Составитель М.Кудряшеведактор И.Касарда Техред В.КадаР Ко ор А.Тяско исное роизводственно-полиграфическое предприятие, г.ужгород, ул ктна аз 5563/49 Тираж б 71 ВНИИПИ Государственног по делам изобретении 113035, Москва, Ж, Ркомитета СССРи открытийушская наб., д.4/5