Логическое запоминающее устройство

ОПИСАНИЕИЗОБРЕТЕНИЯ 649 ОЗ 7 Союз Советских Социалистических Республик(51) М. Кл,С 11 С 15/00 Государственный комитет СССР но делам изобретений и открытий(71) Заявитель Ленинградский ордена Ленина электротехнический институт им. В.И.Ульянова (Л(енина)(54) ЛОГИЧЕСКОЕ ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО Изобретение относится к запоминающим устройствам.Известно устройство, содержащее накопитель, дешифратор, регистры и формирователи 1), Недостатком этого устройства являютея его ограниченные функциональные возможности.Иэ известных устройств наиболее близким техническим решением к изобретению является логическое запоминающее устройство, содержащее группы одноразрядных блоков памяти, адресные входы которых подключены к адресным шинам, входы записи и считывания соединены с одноименными шинами запи-(8 си и считывания, стробирующие входы подключены к шине общего стробирования, а информационные входы и выходы соединены соответственно с выходами входного и со входами выходного регистров 2).Недостатком этого логического запоминающего устройства является то, что оно не может быть использовано для обмена информацией между каналами с различными форматами передаваемых данных. Например, между каналом с форматом передаваемых данных равным разрядности запоминающего устройства (формат полного слова) и канапом, формат подаваемых данных которого равен кратной части формата полного слова (байтовый Формат). Подобная проблема возникает при обмене данными между ядром вычислительной системы и периферийными устройствами. Это существенно ограничивает область применения устройства.Целью изобретения является расширение области применения устройства, что позволит использовать логическое запоминающее устройство для обмена информацией между каналами, имеющими различные форматы передаваемых данных.Это достигается тем, что устройство содержит дополнительные блоки памяти и шины группового стробирования по числу групп одноразрядных блоков памяти, управляющую шину стробирования, шину опроса, шину признака группового стробирования, шину ввода константы и шину индикации, подключенную к информационному выходу дополнительного блока памяти последней группы, каждая иэ шин группового стробирования подключена к стробирующим входам одноразрядных блоков памяти и к стробирующему входу дополнительного блока памяти соответствующей группы, соединенному с управляющей шиной стробирования, вход записи каждого дополнительного блокапамяти подключен к шинам записи исчитывания, входы считывания дополнительных блоков памяти соединены сшиной опроса, шина группового стробирования первой группы блоков памяти подключена к шине признака груп-.пового стробирования, шина группового стробирования каждой последующейгруппы блоков памяти соединена с ин- Яформационным выходом дополнительногоблока памяти предыдущей группы, аинформационные и адресные входы дополнительных блоков памяти соединены соответственно с шиной ввода кон- )5станты и с адресными шинами.На чертеже приведена схема предложенного логического запоминающегоустройства,Устройство содержит одноразрядные щблоки памяти 1, объединенные в группы 2, каждая из которых содержит дополнительный блок памяти 3, шину 4группового .стробирования.Адресные входы блоков памяти 1 и 3подключены к адресным шинам 5. Входызаписи и считывания блоков памяти 1соединены с одноименными шинами записи 6 и считывания 7, а вход 8 записиблоков памяти 3 подключен как к шинезаписи 6,. так и к шине считывания 7.Входы считывания всех блоков памяти 3соединены с шиной опроса 9,Стробирующие входы блоков памяти1 каждой иэ групп 2 подключены к шине10 общего стробирования и к соответствующей шине 4 группового стробирования, а стробирующий вход каждогоблока памяти 3 соединен с соответствующей шиной 4 группового стробирования и с управляющей шиной 11 40стробирования.Шина 4 группового стробированияпервой группы 2 подключена к шине 12признака группового стробирования,а информационный выход блока памяти 453 последней группы 2 соединен с шиной13 индикации.ИнФормационные входы блоков памяти 1 подключены к выходам входногорегистра 14, информационные входы рблоков памяти 3 - к шине 15 вводаконстанты, а информационные выходыблоков памяти 1 соединены со входами выходного регистра 16.Устройство также содержит управляющую шину 17 и входы 18 входногоь 5регистра 14, управляющую шину 19и выходные шины 20 выходного регистра 16.Логическое запоминающее устройство имеет два режима работы: режим 60работы с полным словом и режим групсвой работы. Считаем,что до начала работы новсех ячейках блоков памяти 3 записаны 68 нули. Выполнение операций записи или считывания в блоках памяти 1 и 3 происходит только в том случае, если они находятся в активном состоянии. Переход каждого иэ блоков 1 и 3 в активное состояние возможен не толь- ко по сигналу, поступающему на стробирующий вход этих блоков. После выполнения операций записи или считывания блоки памяти 1 и 3 переходят в пассивное состояние.Управляющие сигналы на шины 5-7, 9-12, 15,17 и 19 подаются от блока управления (на чертеже не показан).Работа устройства в режиме с полным словом происходит следующим образом.В первом такте на шину 10 общего стробирования поступает управляющий сигнал, переводящий в активное состОяние все блоки памяти 1.Во втором такте управляющие сигналы подаются на адресные шины 5 и на одну из шин записи 6 или считывания 7. Если во втором такте управляющий сигнал присутствовал на шине записи 6, то в адресном сечении блоков памяти 1, соответствующем коду адреса на адресных шинах 5, произведена запись содержимого входного регистра 14. Если же во втором такте управляющий сигнал поступал на шину считывания 7, то иэ адресного сечения блоков памяти 1, соответствующего коду адреса на адресных шинах 5, произведено считывание и занесение информации в выходной регистр 16По окончании второго такта режим работы с полным словом заканчиваетсяРабота логического запоминающего устройства в групповом режиме происходит следующим образом.Считаем, что при выполнении операции записи, информация, поступающая на входы 18 входного регистра 14, имеет байтовый формат и заносится по сигналу в управляющей шине 17 во все группы разрядов входного регистра 14, соответствующиегруппам 2 блоков памяти 1, а при выполнении операции считывания, байт информации, считываемый в любой из групп 2,заносится по сигналу в управляющей шине 19 в определенную группу разрядов выходного регистра 16, предназначенную для вывода информации байтового формата. В первом такте на управляюЩую шину 11 стробирования подается сигнал, переводящий все блоки памяти 3 в активное состояние.Во втором такте при выполнении операции записи по сигналам, поступающим на шину опроса 9 и на управляющую шину 17, производится опрос адресноГо сечения блоков памяти 3, определяемого кодом адреса на адрес 649037ных шинах 5, и запись байта информации, поступившего в этом же тактена входы 18, во все группы разрядоввходного регистра 14, соответствующие группам 2 блоков памяти 1.Если в каком-нибудь блоке памяти3 в опрошенном адресном сечении эаписана единица, то происходит ее считывание и сигнал с информационноговыхода этого блока памяти 3 поступает на шину группового стробиронания 4 последующей группы 2 и нызынаетпереход в активное состояние всехблоков памяти 1 и блока памяти 3последующей группы 2.В третьем такте управляющие сигналы подаются на адресные шины 5,на шину ввода константы 15 и нашину записи 6, В результате в адресном сечении, определяемом кодом адреса на адресных шинах 5, той группы2, блоки памяти 1 и 3 которой находятся в активном состоянии, будетпроизведена .запись содержимого соответствующей группы разрядов входного регистра 14 в блоки памяти 1 иединицы, поступающей по шине вводаконстанты 15, в блок памяти 3, 25Таким образом, наличие единицы нодном из адресных сечений блока памяти 3 говорит о выполнении операциив данном адресном сечении блоков памяти 1 соотнетстнующей группы 2, 30Повторение рассмотренной трехтактной последовательности обеспечиваетпоочередное выполнение операций в последовательно расположенных группах 2а именно запись последовательно 35поступающих байтов информации а одноми том же адресном сечении последовательно расположенных групп 2,либосчитывание байтов информации из одного и того же адресного сеченияпоследовательно расположенных групп 2.Считывание информации выполняет"ся с разрушением, вследствие чего влюбой адресном сечении всех блоковпамяти 3 не может находиться болееодной единицы, что обеспечивает выполнение операции только в одной изгрупп 2.Отличие работы логического запоминающего устройства при считыванииинформации в групповом режиме от 50работы н групповом режиме при записи информации состоит в том,чтово втором такте отсутствует сигнална управляющей шине 17 входного регистра 14, а в третьем такте такжесигнал на шине записи 6 отсутствуети подаются сигналы на шину считывания 7 и на управляющую шин 19 выходного регистра 16,Вследствие этого в блоках памятинаходящихся в активном состоянии,выполняется операция считывания, аналичие сигнала на управляющей шине19 выходного регистра 16 обеспечивает занесение считываемой информации с информационных выходов блокок 65 памяти 1 любой из групп 2 в определенную группу разрядов выходного ре.гистра 16.Вывод информации из выходного оегистра 16 на ныходные шины 20 производится в первом такте.Появление во втором такте сигналана шине индикации 13, яодклю аннойк информационному выходу блока памяти 3 последней группы 2, означает,что закончено в данном адресном сечении Формирование полного слона иэпоступающих байтов информации при выполнении операции записи, либо закончено расформирование хранимого н данном адресном сечении запоминающегоустройства полного слова на байтыпри выполнении операции считывания.По сигналу ча шине индикации 13блок управления формирует н этомтакте сигнал на шине 12 признакагруппового стробиронания переводян активное состояние блоки памяти1 и 3 первой группы 2, Одновременноизменяется и код адреса на адресных шинах 5,В томслучае, если работа логического запоминающего устройства н груп.повом режиме заканчивается послеокончания формирования либо расформирования полного слова, блок управления при последующем переходе кгруппсвому режиму работы дополнительно посылает но втором такте изпервей серии н три такта сигнал надину 12 признака группоно.-с стробиронания. Работа логического запоминающего устройства в остальных трехтактных сериях не отличается от рассмотренной.Описанное логическое запоминающее устройство обладает более широкой областью применения по сравнению с известными и может быть использовано, например, для органиэацииобмена информацией с временной еебуферизацией между каналами связи,имеющими различные форматы передаваемых данных.Формула изобретенияЛогическое запоминающее устройство, содержащее группы одноразрядных блоков памяти, адресные входы которых подключены к адресно шинам, входы записи и считывания соединены с одноименными шинами записи и считывания, стробирующие входы подклю .ены к шине общего стробиронания, информационные входы и выходы соединены соответственно с выходами входного и со входами выходного регистров, о т л и ч а ющ е е с я тем, что, с целью расширения области применения устройства, оно содержит дополнительные блоки памяти и шины группового стробиронания по числу групп одноразрядных блоков памяти, управляющую шину стробиронания649037 Составитель В,Рудак Техред М, Петко дактор тени еселовск оррект Эаказ 5/49НИИПИ Государспо делам изо35, Москва, ЖТираж венного ретений 5, Раушс 80омитета СССоткрытийая наб д Подписное.4/5 Проектна шину опроса, шину признака групповогостррбирования, шину ввода константыи шину индикации, подключеннуюкинформационному выходу дополнительного блока памяти последней гупМ)йкаждая из шин группового с 1 роби 9 ования подключена к стробирующим Вхо- фдам одноразрядных блоков памяти и кстробирующему входу дополнительногоблока памяти соответствующей группы,соединенному с управляющей шинойстробирования, вход записи каждого 10дополнительного блока памяти подключен к шинам записи и считывания, входы считывания дополнительных блоковпамяти соединены с шиной опроса,шина группового стробирования первой 15 лиал ППП Патент, г,ужго группы блоков памяти подключена к шине признака группового стробирования, шина группового стробирования каждой последующей группы блока памяти соединена с информационным выходом дополнительного блока памяти предыдущей группы, а информационные и адресные входы дополнительных блоков памяти соединены соответственно с шиной ввода константы,и с адресными шинами.Источники информации, принятые во внимание при экспертизе1. Авторское свидетельство СССР Р 226681, кл. С 11 С 15/00, 1965.2, Авторское свидетельство СССР Р 511628, кл. С 11 С 15/00, 1975.