Аналого-цифровой преобразователь

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИ 09) 1 РЕСПУБЛИК 03 М 151) ОПИСАНИЕ ИЗОБРЕТЕК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ ои технике и моно для преобразостоянного тока в изобретения - по- надежности за счет а. Аналого-цифросодержит счетчик налоговый преобраразрядов, 2 т цифтике и вычислитель жет быть использов вания напряжения и цифровой код. Цель вышение точности и упрощения устрогстввой преобразователь1 импульсов, цифроазователь 2 младших ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ(56) Проектирование микроэлектронных цифровых устройств./Под ред. С.А.Майорова. М.; Сов. радио, 1977,Авторское свидетельство СССР И, кл. Н 03 Г 1 1/56, 1972. (54) АНАЛОГО-ЦИФРОВОЙ ПРЕОБРАЗОВАТЕЛЬ(57) Изобретение относится к автома роаналоговых преобразователей 3 старших разрядов, 2 ш компараторов 4,элемент ИЛИ 5, логический блок 6 ирегистр 7, Старшие разряды регистра7 выполнены в коде Либау-Крейга наш триггерах, блоке исправления ошибок, 2 т элементах 2 И-ИЛИ, группе изш инверторов и инверторе. Логическийблок 6 выполнен на элементах 2 шИ-ИЛИ. Компараторы 4 выполнены накомпараторе напряжения, триггере,элементе задержки, группе резисторов,транзисторе, диоде и двух резисторах.Выполнение старших разрядов счетчика1 импульсов и регистра 7 в коде Либау-Крейга и введение 2 ш цифроаналоговых преобразователей 3 старшихразрядов позволило повысить точностьпреобразования за счет повышения линейности развертывающих напряженийна входах компараторов 4. 3 з,п. ф.,6 илИзобретение относится к автоматике и вычислительной технике и может быть использовано для преобразования напряжения постоянного тока в цифровой код.Цель изобретения - повышение точ-, ности и надежности за счет упрощения устройства.На фиг. 1 представлена функциональная схема устройства", на фиг,2 - схема старших разрядов регистрами на фиг. 3 - схема логического блока; на фиг, 4 - схема компаратора, на фиг. 5 диаграммы, поясняющие формирование развертывающих напряжений с помощью цифроаналоговых преобразователей, на фиг. 6 - схема многофазного счетчика старшего разряда. 1 О 15 Аналого-цифровой преобразователь 20 (фиг. 1) содержит счетчик 1 импульсов, выполненный на счетчике младшего разряда и многофазном счетчике старшего разряда, цифроаналоговый преобразователь 2 младшего разряда, 2 ш цифроаналоговых преобразователей 3 старшего разряда, 2 ш компараторов 4, элемент ИЛИ 5, логический блок 6и регистр 7. Старший разряд регистра 7 (фиг. 2) выполнен на ш тригге рах 8, блоке 9 исправления ошибок, 2 ш элементах 2 И-ИЛИ 10, группе 11 из ш инверторов и инверторе 12. Ло". - гический блок 6 (фиг. 3) выполнен на ш элементах 2 ш И-ИЛИ 13. Компараторы 4 (фиг. 4) выполнены на элементе 14 сравнения напряжений, 0-триггере 15, элементе 16 задержки, группе 17 резисторов, транзисторе 18,диоде 19 и двух резисторах 20 и 21. Счетчик 40 старшего разряда (фиг. 6) выполнен на триггерах 22, группе 23 элементов И и счетном триггере 24.Аналого-цифровой преобразователь работает следующим образом. 45Счетчик 1 работает в непрерывном циклическом режиме, суммируя поступающие на его вход импульсы частотыЗа каждый цикл счетчик импульсов полностью заполняется и возвращаетея в нулевое состояние. При этом старший .разряд счетчика 1 импульсов выполнен на многофазном счетчике, например в коде Либау-Крейга (фиг. Ь).Триггеры 22 счетчика в коде ЛибауКрейга соединены между собой в кольцо через элементы И группы 23. Вторые входы соответствующих элементов И группы соединены соответственно с прямым и инверсным выходами счетного триггера 24, вход которого является счетным входом счетчика старшего разряда. Выходами счетчика являются прямые аи инверсные а;, выходы триггеров 22, при этом код числа А представляется в виде последовательных множеств сигналов с уровнем "1" и "0" и, например, для числа А = 3 при основании 10 имеет вид3 =Ф 1110000011.Сигналы младшего разряда счетчика 1 импульсов преобразуются в аналоговое напряжение, изменяющееся по линейно нарастающему закону, с помощью цифроаналогового преобразователя 2 младшего разряда, Цифроаналоговые преобразователи 3 старшего разряда, преобразующие код счетчика старшего разряда в линейно нарастающее напряжение, отличаются от цифроаналогового преобразователя 2 младших разрядов наличием преобразователя кодов на его входе. Преобразователь кода преобразует код Либау-Крейга в единичный (ш - 1) позиционный код и для ш = 5 может быть реализован на основе следующих логи-ческих соотношений 1 = а+а, 1 =а 2 а 5 1 3 3 ь5 ф 1 = а 5 юа а 5 ь 1а а 5 ь 3 =аза, 1 =а а, где а, иа, прямой и инверсный сигналы д-го разряда счетчика старших разрядов; 1, выходной сигнал преобразователя кода. Соединение входов цифроаналоговых преобразователей старшего разряда с выходами счетчика разряда выполняется в соответствии с выражением 1 = 2 ш + 1 - 3 + х - для прямых выходов разряда счетчика 1 = 3 ш + + 1 -+ д - для инверсных выходов, где ь - номер выхода счетчика старшего разряда, 1 - номер цифроаналогового преобразователя старшего разряда, 1 с - номер входа 1-го цифроаналогового преобразователя 3 старшего разряда. Если значение К ) 2 щ, то из полученного значения вычитается число кратное 2 ш, значение Е = 2 щ указывает на отсутствие связи между данным прямым или инверсным выходом счетчика старшего разряда с входом данного 1-го цифроаналогового преобразователя 3 старшего разряда.Сигнал с выхода цифроаналогового преобразователя 2 младшего разряда поступает на вторые информационные входы всех 2 ш компараторов 4, натретьи информацио 11 ные входы соответствующих компараторов 4 поступают сигналы с выходов соответствующих цифроаналоговых преобразователей 3 старшего разряда. Схема компаратора приведена на фиг, 4, который имеет р вторых информационных входов (для случая, когда младший разряд счетчика 1 импульсов выполнен в коде Либау 10 Крейга). Сигналы с выходов цифроаналоговых преобразователей младшего 2 и старшего 3 разрядов (фиг, 5) через резисторы группы 17 поступают на ин; вертирующий вход элемента 14 сравне 15 ния напряжений (фиг. 4) на неинвертирующий вход которого через (р+2)-й резистор группы 17 поступает входной преобразуемый сигнал (фиг, 5), Сигнал равенства входного и развертываю 20 щего напряжений с выхода элемента 14 сравнения через формирователь сигналов логического уровня (выполненный на транзисторе 18, диоде 19 й двух резисторах 20 и 21) поступает на информационный вход 0-триггера 15, на тактовый вход которого подается импульсный сигнал, входной частоты.Сигнал с выхода Р-триггера 15 через элемент 16 задержки поступает на соответствующие входы стробирования ло 30 гического блока 6 и входы элемента ИЛИ 5.Сигналы с выхода элемента ИЛИ 5 поступают на вход разрешения записи регистра 7, осуществляя запись инфор мации в регистр 7. В младший разряд регистра 7 записывается информация непосредственно с выходов счетчика младшего разряда, а информация, записываемая в. старший разряд регистра, 40 поступает с выходов логического блока 6, На информационные входы логического блока 6 информация поступает с выходов счетчика старшего разряда и передается на выход блока 6 в мо менты прихода импульсов с выходов компараторов 4. За время полного цикла счетчика 1 импульсов информация записывается в регистр 2 ш раз.50Логический блок 6 (фиг. 3) выполнен на ш элементах 2 ш И-ИЛИ, первые х-е входы -х элементов 2 з И-ИЛИ , объединены и являются -м входом стробирования блока, второй -й вход 55 первого элемента 2 ш И-ИЛИ 13 объединен с Е-ми входами 1-х элементов 2 ш И-ИЛИ и является 1.-м информационным входом блока, где 1 с=2 в+1-1+ для Ос 1 с2 щ и 1 с=1-)+д для 1 с2 ш,Старший разряд регистра 7 (фиг.2) выполнен на триггере 8 КЯ-типа. Использование кода Либау-Крейга позволяет реализовать старший разряд регистра с исправлением ошибок. Методика обнаружения и исправления ошибок основана на распознавании непрерывности двух множеств сигналов: с нулевым и единичным уровнями. Появление в множестве однотипных сигналов сигнала другого уровня, когда он отсто- . ит от края множества на две и более позиций, а также одновременное появление двух и более инверсных к прямому множеству сигналов при расстоянии между ними в две позиции и более воспринимается как стопроцентная ошибка, Ошибка распознается и исправляется в данном случае с помощью блока 9 исправления ошибок, причем ошибка исправляется как в режиме хранения, так и в режиме записи информации.Для случая исправления одиночных ошибок при ш = 5 блок 9 исправления ошибок реализуется в соответствии с логическим соотношением1-+СС ф С- С С+СС +С С 1 фгде С С - входные сигналы блока 9исправления ошибок,С; - выходные сигналы блока,Высокая точность преобразованияв аналого-цифровом преобразователеопределяется качеством развертывающих пилообразных напряжений, возможность исправления ошибок выходногокода повышает достоверность результа"та преобразования.Формула изобретения1, Аналого-циФровой преобразователь, содержащий счетчик импульсов, регистр, 2 ш компараторов, первый информационный вход первого компаратора объединен с одноименными входами (2 ш - 1) компараторов и является входной информационной шиной, выходы компараторов соединены с соответствующими входами элемента ИЛИ, выход которого подключен к входу разрешения записи регистра, выходы которого являются выходной шиной, входы записи младшего разряда регистра сое 5 385294 6цинены с соответствующими первыми выходами счетчика импульсов, счетный вход которого является входной шиной, отличающийся тем, что, с целью повышения точности и надежности за счет упрощения устройства, в него введены 2 в цифроаналоговых преобразователей старшего разряда, цифроаналоговый преобразователь млад-О шего разряда и логический блок, а счетчик импульсов выполнен на последовательно соединенных счетчике младшего разряда и многофазном счетчике старшего разряда, вход счетчика млад щего разряда является счетным входом счетчика импульсов, а его выходы являются первыми выходами счетчика импульсов, выходы логического блока подключены к соответствующим входам 2 О записи старшего разряда регистра,информационные входы подключены к соответствующим щ прямым и щ инверсным выходам многофазного счетчика старшего разряда, а входы стробирования соединены с выходами соответствующих 2 щ компараторов, входы стробирования.которых объединены и подключены к входной тактовой шине, вторые информационные входы объединены и соединены с выходом цифроаналогового преобразователя младшего разряда, третьи информационные входы подключены к выходам соответствующих 2 щ цифроаналоговых преобразователей старшего разряда, входы цифроаналогового преобразователя младшего разряда соединены с соответствующими выходами счетчика младшего разряда .-й прямой и -й инверсный выходы40 многофаэного счетчйка старшего разряда соединены соответственно с 1 с-м и (Е+щ)-м входами -го цифроаналогового преобразователя старшего разряда где 1=2 в+1-1+ для О 12 щ 145 и 1 с 1-1+3. для с ) 2 в - 1, 1 с Ф. 2 щ,2. Преобразователь по п. 1, о тл и ч а ю щ и й с я тем, что, с целью повышения достоверности результата преобразования, старший разряд регистра выполнен на щ триггерах, блоке исправления ошибок, инверторе, группе инверторов и на 2 в элементах 2 И-ИЛИ, выходы которых соединены с соответствующими входами блока исправления ошибок, выходы которого 55 подключены к входам соответствующих триггеров, прямой и инверсный выходы -го триггера соединены с первыми входами первыхруин входов соответственно 1-го и (1+в)-го элементов 2 П-ИЛИ и являются соответствующими 1-ми выходами старшего разряда регистра, первый вход второй группы входов -го элемента 2 И-ИЛИ соединен через 1-и инвертор группы с первым входом второй группы входов (+в)-го элемента 2 И-ИЛИ и является 1-м входом записи старшего разряда регистра,второй вход второй группы входов первого элемента 2 И-ИЛИ объединен с одноименными входами вторых групп входов 2 щ - 1 элементов 2 И-ИЛИ и являетсявходом разрешения записи старшего разряда регистра, вторые входы первой группы входов 2 щ элементов 2 И-ИЛИ объединены и через инвертор подключены к входу разрешения записи старшего разряда регистра,3, Преобразователь по п, 1, о т - л и ч а ю щ и й с я тем, что логический блок выполнен на щ элементах 2 щ И-ИЛИ, выходы которых являются выходами блока, первый вход 1-й группы входов первого элемента 2 в И-ИЛИ объединен с одноименными входами 1-х групп входов щ - 1 элементов 2 щ И-ИЛИ и является -м входом стробирования блока, второй вход 1-й группы входов первого элемента 2 щ И-ИЛИ объединен с вторыми входами к-х групп входов соответствующих 1-х элементов 2 щ И-ИЛИ и является 1-м информационным входом блока, где к=2 в+1-+1 для О с Е 2 щ и Е = 1-+1 для Е 2 щ.4., Преобразователь по п. 1, о т - л и ч а ю щ и й с я тем, что компаратор выполнен на элементе сравнения напряжений, триггере, транзисторе, диоде, группе из р+2 резисторов, где р - число разрядов двоичного счетчика младших разрядов, первом и втором резисторах и .элементе задержки, выход которого является выходом компаратора, а вход соединен с выходом триггера, тактовый вход которого является входом стробирования компаратора, а информационный вход соединен с коллектором транзистора и через первый резистор подключен к шине питания, эмиттер транзистора соединен с анодом диода и.подключен к шине нулевого потенциала, база транзистора соединена с катодом диода и через второй резистор подключена к выходу элемента сравнения напряжений,1385294 г 2 неинвертирующий вход которого соединен с первым выводом первого резистора группы, второй вьпод которого является первым информационным входом5 компаратора, первые выводы с второго по (р+2)-й резистор группы обгьединены и подсоединены к инвертируюдему входу элемента сравнения напряжений, вторые выводы с второго по (р+1)-й резисЬ торов группы являются вторыми информационными входами компаратора, а вто. рой вывод (р+2)-го резистора грушщ является третьим информационным входом компаратора,1385294 едактор Т.Лаз е оррект одписное 4 оставитель Н.Капитаноехред Л. Олийнык каз 1422/54 , Тираж 928 ВНИИПИ Государственного комитета С по делам изобретений и открытий 13035, Москва, Ж, Раушская иаб., Производственно-полиграфическое предприя Ужгород, ул. Проектная, 4