Устройство управления вычислительной машины

уД ,1 ОП ИКАНИЕ ИЗОБРЕТЕНИЯ ии 646332 Сюз Советскм Социалмстммесмия Республик) М,6 Г 9/О исоеднненнем заявкиееудератееннвй каме СССР ее делам нзебретенкй н еткрытнй(088.8) Дата опубликования описания 08,02,7 72) Авторы изобретен(71) Заявнтел 1 ЧИСЛИТЕЛЬНОЙ РОЙСТВО УПРАВЛЕН МАШИНЫ4 выработка лишни что приводит к н попняемой задачи ; водит к неравиль гулирования или киз строя. сти выайти правпяюши сигнааов,ию выерному реш в свою очер привычис грам 5 ной работе об выходу посл ъекте г пяетНедостатком ся низкая помех При работе в в условиях значи ны ситуации, прэтого устройства явозашишенн ость,ычиспитепьной маштельных помех возкоторых происходи ы жИзобретение относится к обла числительной техники н может н применение при проектировании высоконадежных устройств управлениялитеньной машины с жесткой про мой.Известно устройство управления вычислительной машины, состоящее из блока коммутации и синхронизации, вырабатывавшего серию управлявших сигналов блока управления командами, содержащего регистр. команд, счетчика комайд и дополнительных регистров, узла управления операциями, содержащего дешифратор кода операций (блок операций) и вентильные схемы, образующие блоки центрального и местного управления операциями 1 . Из известных устройств управления наиболее близким по технической сущности является устройство управления, содержащее дешифратор кода операций ,блок ввода-вывода, счетчик команд и распредепитень импульсов, причем первый и второй выходы дешифратора кода операций соединены соответственно с первым входом распределителя импульсов и счетчика команд, а третий выход дешифратора кода операций соединей со втодом блока ввода-вывода, первый и второй выходы распредепитепя импульсов соединены соответственно с первым входом блока дешифратора кода операций и со вторым входом счетчика команд, выход счетчика команд сое646332 30 5 20 25 30 адиен со вторым входом дешифратораюда операций 21,Такое устройство управления обладаетнизкой помехозащищенностью, так какего работа зависит от воздеЪствия импульсных помех в каналах тактовой ицикповой частот, подаваемых на входыраспределителя импульсов.При этом тактовая частота определяеттемп выполнения операций вычислительной машиной, а цикйовая - темп выполнения программы.Каждым импульсом цикловой частотыпроисходит запуск вычислительной машины с начального адреса, записанного вопределенную ячейку оперативной памяти, Обновление этой ячейки проискходит перед концом работы программы,т. е, программа,записав в ячейку начальный адрес следующей программы,останавливает вычиспитепьную машину.Запуск вычислительной машины производится импульсом цякловой частоты,При этом, если импульс цикловой частоты придет до того.как машина остановилась, то это приведет к сбою .всего вычислительного процесса. Цепью предлагаемого изобретения ,является повышение помехоэащишенности работы устройства. Поставленная цель .достигается тем, что в устройство введены репе времени и логический блок, причем вход устройства соединен со входом реле времени, выход которого соединен со вторым входом распределителя импульсов, выход логического бло кв соединен соответственно с третьим входом распределителя импульсов и счетчика команд, выход блока ввода-вывода соединен с первым входом логического блока, второй и третий входы которого соединены соответственно со вторым входом устройства и с четвертым выходом дешифратора кода операций. Логи- ческий блок содержит триггер, пер вый и второй элементы И, первый и второй элементы задержки, причем первый вход логического блока соединен со входом первого, элемента задержки, выход которого соединен с первым входом первого элемента И, выход первого элемента И соединен с нулевым входом триггера, единичный выход которого соединен со входом второго элемента задержки, выход второго элемента задержки соединен с первым входом второго элемента И, второй вход которого сое 35 40 45 50 55 4пинен со вторым входом блока, выходвторого элемента И соединен с единичным входом триггера и с выходом блока, третий вход блока соединен со вторым входом первого элемента И.Сушность изобретения поясняется чертежом, где изображена структурная схема устройства управления вычиспитепьной машины.Устройство содержит реле времени .1, распределитель импульсов 2, счетчик команд 3, дешифратор кода операций 4, блок ввода-вывода 5, логический блок .6, включающий в себя триггер 7, первый элемент И 8, первый элемент задержки 9, второй элемент задержки 10, второй элемент И 11,Вход реле времени 1 соединен со входом 12 устройства, который подключен к каналу тактовой частоты вычислительной машины, выход реле времени 1 соединен со входом распределителя импульсов 2. Второй вход распределитепя импульсов 2 соединен с выходом дешифратора кода операций 4, а третий вход распределителя импульсов 2 соединен со входом счетчика команд 3 и выходом логического блока 6.Один выход распределителя импульсов 2 соединен со входом счетчика команд 3, а другой выход со входом дешифратора кода операций 4. Третий вход счетчика команд 3 соединен с первым выходом дешифратора кода операций 4, а выход счетчика команд 3 - совходом дешифратора кода операций 4.Второй и третий выходы дешифраторакода операций 4 соединены соответст-венно со входом блока ввода-вывода 5и с первым входом логического блока 6.Выход блока ввода-вывода 5 соединенсо вторым входом пбгического блока 6,Третий вход логического блока 6 соединен со входом 13 устройства, который подключен к каналу цикловой частоты вычислительной машины,Работа устройства после приведенияв исходное состояние всех элементоввычислительной машины начинается споступления на вход 13 устройствасигнала цикповой частоты, который разрешает начало выполнения программы,Первый сигнал цикловой частоты .проходит через первый элемент И 8на единичный вход триггера 7 и устанавливает его в состояние "1, одновременно этот сигнал поступает нараспределитель импульсов 2, разрешая646332 20 25 4 О 45 50 55 его работу, и на счетчик команд 3,устанавливая в нем номер начальной команды программы. Сигнал с нулевого плеча триггера 7 через первый элемент задержки 9 закрывает первый элемент И 8 и запрещает дальнейшее поступление сигналов из начала тактовой частоты на распределитель импупьсов 2 и счетчик команд 3. Первый элемент задержки 9 должен иметь время задержки не менее времени приведения в исходное состояние всех эпементов и служит дпя задержки пропус-. кания первого сигнала цикловой частоты на входы распредепитепя импульсов 2 и счетчика команд 3 через первый эпемент И 8 на время переходных процессов, связанных с установкой в исходное состояние вычиспитепьной машины.Сягнапы тактовой частоты поступают на вход 12 устройства и через реле времени 1 попадают на вход распредепитепя импульсов 2, работа которого разрешена первым сигнапом цикповой частоты. Репе времени 1 пропускает на вход распределителя имнупьсов 1 сигналы, имеющие период спедования не меньше допустимого дпя данной вычислительной машины, что дает возможность защититься от помех в канале тактовой частоты. Распределитель импупьсов 2 обеспечивает синхроимпупьсами счетчик команд 3 и дешифратор кода операций 4. Поспе выполнения программы дешифратор кода операций 4 вырабатывает сиги и окончания работы, который запрещает работу распределителя импупьсов 1. Одновременно дешифратор кода операций 4 открывает второй элемент И 1 1 и запускает блок ввода-вывода 5, который вырабатывает сигнап, поступающий на вход логического блока 6.Этот сигнал через второй элемент задержки 10 поступает на второй элемент И 11, проходит через него и устанавпивает триггер 7 в положение ф 0, после чего сигнал с нулевого плеча триггера 7 через первый элемент задержки 9 поступает на первый эпемент И 8 и разрешает прохождение следующего сигнаца из канала цикповой частоты. Время задержки второго эпемента задержки 10 должно быть не меньше времени окончания работы распределителя импульсов 2 и блока ввода-вывода 5 после выработки блоком операций.4 сигнала окончания выполнения дрограммы.Использование в устройстве репе времени и погического бпока, содержащего триггер, первьй и второй зпементы И и первый и второй элементы задержки, позвопяет защититьканалы тактовой и цикповой частоты соответственно от воздействия помех в этих каналах, так как сигнапы помех в канале тактовой частоты не привбдят к нарушению временной диаграммы взаимодействия устройств вычиспитепьной машины, а помехи в канапе"цикповой частоты не приводят к перезапуску программы до окончания ее выполнения. формула изобретения 1, Устройство управления вычислительной машины, содержащее дешифратор кода операций, блок ввода-вывода, счетчик команд и распредепитеиь импульсов, причем первый и второй выходы дещифратора кода операций соединены соответственно с первым входом распредепитепя импульсов и счетчика команд, а третий выход дешифратора кодаопераций соединен со входом бпокаввода-выводя, первый и второй выходыраспределите пя импульсов соединенысоответственно с первым входом дешифратора кода операций и со вторым входом счетчика команд, выход счетчикакоманд соединен со вторы входом дешифратора кода операций, о т л и ч а ющ е е с я тем, что, с цепью повышения помехозащищенности в устройство введены реле времени и логический блок, причем первый вход устройства соединен со входом реле времени, выход которого соединен со вторым входом распределителя импупьсов выход логического бпока соединен соответственно с третьим вхоцом распредепитепя импупьсов и счетчика команд, выход блока ввода-вывода соединен с первым входом логического блока, второй и третий входы которого соединены соответственно со вторым входой устройства и с четвертым выходом дешифратора кода операций,2, Устройство по и. 1, о т и ич а ю щ е е с я тем, что логический блок содержит триггер, первый и втс рой эпементы И, первый и второй элементы задержки, причем первый вход логического блока соединен со входом первого элемента задержки, выход7 646332 8которого соединен с первым входом соединен со вторым входом первопервого элемента И, выходпервогого элемента И.эпемента И соединен с нулевым входом Источцики информации, нринятьи. дтриггера, единичный выход. которого внимание при экспертизесоединен со входом второго элемента ю 1, Каган Б, Я., Каневский М, М.задержки, выход второго эпемента эа- Цифровые вычислительные машины идержки соединен с первым входом вто- системы, М., Энергия, 1:73,рого элемента И, второй вход которого с. 363, 385,соединен со вторым входом блока, вы, Анисмов Б. В., Четверш.ов В, Н.ход второго элемента И соединен с 10 Основы теории и проектирования цифроединичным входом триггера и с вы- вых вычиспитепьных машин, М., 1062,ходом блока, тре лй вход блока с. 366-375. Составитепь И. СигаповРедактор С, Равва ТехредС.Мигай Корректор Н. Петри Тираж 779 дарственного зобретений и ква, Ж, Р 113/39 НИИПИ по деп 13035,Подписикомитета СССоткрытийаувская наб ак П фПатентф, г. Ужгород, ул, Проектная,