Устройство связи для вычислительной системы

.80.062 ЗО) 06 Г ОСУДАРСТВЕННЫО ДЕЛАМ ИЗОБ КОМИТЕТ ССС НИЙ И ОП(РЫТ ОПИСАНИЕ ИЗОБРЕТЕНИ АВТОРСКОМУ СВИДЕТЕЛЬСТВУ тво СССР979,о СССР(56) 1. Авторское свидетельс9 802957,.кл, О 06 Г 3/04, 12, Авторское свидетельствпо заявке У 3313515/24,кл. 0 06 Р 3/04, 1981 (прототип).(54) (57) 1, УСТРОЙСТВО СВЯЗИ ДЛЯВЫЧИСЛИТЕЛЬНОЙ СИСТЕМЫ, содержащеепервую матрицу каналов обмена,размерностью М Ц (где М - количество,строк, 1( - количество столбцов матрицы), первый управляющий вход каждого из которых соединен с выходомгенератора тактовых импульсов, первый информационный выход канала обмена 1 ъ -ой строки о -го столбца первой матрицы (р=.1 М;.Ь = 1,Й ) связанс первым информационным входом канала обмена (в+1)-ой строки, и -гостолбца первой матрицы, первый инФормационный выход канала обменаМ-ой строки й -го столбца первойматрицы соединен с первым информационным входом канала обмена первой строки П -го столбца первой матрицы, второй информационный выходканала обмена Ф -ой строки й-гостолбца первой матрицы соединен свторым информационным входом каналаобменами -ой строки (И+1) -го столбцапервой матрицы, второй информационный выход канала обмена п -ой строки(-го столбца первой матрицы соединенс вторым информационным входом канала обмена В-ой строки первого столб-"ца первой матрицы,третьи информацион"ные вход и выход, второй управляющийв)од и управляющий выход каналаобмена Ю -ой строки Я -го столбцапервой матрицы являются соответствующей подгруппой первой группы вхо,дов и выходов устройства, причемкаждый канал обмена содержит первыеи вторые приемные, передающие и бу-ферные регистры, регистр адреса,блок сравнения, узел коммутацииуправляющих сигналов, первый и второй блоки элементов И и управляющийрегистр, первым входом соединенныйс первым управляющим входом каналаобмена, первым входом узла коммутации управляющих сигналов и управляющими входами первого и второгоприемных регистров, информационныевзводы которых соединены соответственно с первым и вторым информационными входаМн канала обмена, а информационные выходы - соответственнос первым и вторым информационнымивходами блока сравнения, третий инФормационный вход которого соединенс выходом регистра адреса и первыминформационным входом первого бу"Ферного регистра, второй информационный вход которого и информационныйвыход второго буферного регистрасоединены соответственно с третьими.информационными входом и выходомканала обмена, а управляющие входысоответственно с первым и вторымвыходами узла коммутации управляющих сигналов, вторым и третьим входами соединенного соответственно суправляющим выходом блока сравненияи первым выходом управляющего регистра, второй вход которого соединенс третьим выходом узла коммутацииуправляющих сигналов, четвертым выходом соединенного с управляющимивходами первого и второго блоковэлементов И, а четвертым входом ипятым выходом - соответственно свторым управляющим входом и управляющим выходом канала обмена, первыйи второй информационные выходы которого соединены с информационнымивыходами соответственно первого инается в единицу (Занято), пер"ный: разряд управляющего регистра 23устанавливается в состояние Занято (Т 1) и в модуль 3 вычислительной системы посылается сигнал ЗЗапись н буферный регистр15(ЗП.БР 2). В буферный регистр 15записывается сообщение (адрес отправителя, данные) с выхода мультиплексора 14, второй разряд управляющегорегистра 23 устанавливается н состоя-"Оние Занятос 4,7 и 10 модуль Э вычислительной системы посыяается сигнал Принять.Запись в передающие регистры б, 9и 12 (ЗП.ПЕР.РГ) . В передающие регистры 6 9 и 12 по сигналу СИ 5 записываются сообщения с выходов мульти"плексоров 5, 8 и 11.Сравнение адресов (СР.АДР) . Послеисполнения операции ЗП,ПР.РГ н бло Оке 17 происходит сравнение адресов,получателей принятых сообщений садресом данного канала 2 т.п,к обмена,Сортировка (СОРТ) е После Выполнения операции СР,АДР и возможногоисполнения операции ЗП.БР 2 происходитприем слов информации из блока17 в узлы 44 - 46 и выработка сигналов управления мультиплексорами 5,8 и 11,.Операция СОРТ выполняется н дваэтапа. Па первом этапе по первымсигналам СИ 2 и СИЭ происходит обработка слон информации на установкупрямых связей для передачи сообщений из приемных регистров 4,7 и 10,в передающие регистры 5, 8 и 11.На втором этапе по вторым, третьим,четвертым, пятым и шестым сигналамСИ 2 и СИЗ происходит обработка Слов 4 Оинформации на установку перекрестных связей для передачи сообщенийиэ приемных регистров 4,7 и 10 нпередающие регистры 5, 8 и 11.Каждый канал 2 т.п.к. обмена 45работает в трех режимах: Чтение,Передача, Запись,Режим Чтение предназначендля приема сообщений, адресованныхданному каналу 2 т.п,к. обмена и пе Оредачи их модулю 3 т.п,к. вычислительной системы. При этом выполняются операции ЗП,ПР.РГ и СР,АДР. После выполнения операции СР,АДР можетвыработаться один из сигналон: 55Уст.18 = Г,Т 2; Уст. 18 = Г.З,Т 2;Уст, 18 = Г3.Р,Т 2,Если сигналы отсутствуют, вырабатываются сигналы для управления блоками 20, 22 и 24 элементов И. 60После выработки сигналов Уст,,8, 2 уст.18,и Зуст.18 врегистре 18 находится один иэ следующих кодов: 100 - означает, что через мультиплексор 14 проходит сообщение из приемного регистра 4; й 0означает, что через мультиплексор14 проходит сообщение из приемногорегистра 7; 001 - означает, что черезмультиплексор 14 проходит сообщениеиз приемного регистра 10,По сигналу СИ 1 и при наличии одного из сигналов 1 уст.18,"2 уст,18 и Зуст.8 выполняется операция ЗП.БР.2.По сигналу Принять модуль 3т.п.к, вычислительной системы переписывает на свои регистры сообщениеиэ буферного регистра 15 и формируетсигнал Принято. По сигналу СИиз генератора 1 и сигналу Принято формируется сигнал Уст.Т 2,по которому второй разряд управляющего регистра 23 переходит в состояние Свободно (Т 2),Режим Передача предназначендля перераспределения сообщений, принятых в приемные регистры 4,7 и 10и не переданных в буферный регистр15, между первым, вторым и третьимпередающими регистрами 6, 9 и 12.При этом последовательно выполняютсяоперации ЗП,ПР.РГ, СР.АДР, вырабатываются сигналы управления блоками20, 22 и 24 элементов И, что описано в режиме Чтение, затем выполняется операция СОРТ следующим образом. По первому сигналу СИ 2 и состоянию Занято (ТЗ) третьего разрядаУцрдвляющего регистра 23 происходитТЗ) третьего разряда прием слонинформации во входные регистры 47узлов 44 - 4.)1 с выходов соответствующих блоков 20, 22 и 24 элементов И.По первому сигналу СИ 2 третий разрядуправляющего регистра 23 переходитв состояние Свободно (ТЗ), которое обеспечивает переключение информационных входов входных регистров47, в счетчик 26 добавляется единица. По сигналу СИЗ происходит передача слов информации из входных регистров 47 в выходные передающие регистры 48,Если в принятом слоне информацииразряд поля Куда, соответствующий номеру данного узла (первому,второму или третьему) управления, равен единице и триггер 50 находитсян состоянии Свободен (1 Т, 2 Т, ЗТ),то схема 49 сравнения вырабатываетсигнал Сбр,Пер.РГ, по которомувыходной регистр 48 обнуляется, сигнал Уст.Т, по которому триггер50 переходит в состояние. Занято(1 Т, 2 Т, ЗТ) и сигнал Зп.РУ, покоторому н регистр 51 записываетсязначение поля От кого слона ин,Формации,Если в принятом слове информации разряд поля Куда, соответствующий номеру данного узла (первому,второму или третьему), равен единицеи триггер 50 находится в состоянииЗанято (1 Т,2 Т,ЗТ), то схема 49сравнения вырабатывает сигнал Уст.ПС, поступающий в выходной регистр48, по которому разряд поля Повторное сравнение слова информацииустанавливается в единицу.По вторым и третьим сигналам СИ 2и СИЗ происходят действия, аналогичные, описанным, выше, отличающиесялишь тем, что слова информации в узлы 44 - 46 принимаются с первых информационных входов.По четвертым сигналам СИ 2 и СИЗпроисходит прием слов ийформации вовходные регистры 47 и передачи ихв выходные регистры 48. По сигналуСИ 2 в счетчик 26 добавляется единица (триггер старшего разряда устанавливается в единицу).Если в принятом слове информациичетвертый разряд поля Куда илиразряд поля Повторное сравнениеравны единице (единица в четвертомразряде поля Куда означает, чтосообщение, принятое в передающийрегистр 4, 7 или 10 и адресованноеданному каналу 2 обменане записывается в буферный регистр 15) итриггер 50 находится в состоянииСвободен (1 Т,2 Т,ЗТ), то по единичному состоянию триггера старшегоразряда счетчика 26 схема 49 сравнения вырабатывает сигналы Сбр.Пер,Рг, фуст.Т и фЗп.РУ, по которым выполняются действия, аналогич.ные описанным выше,По пятым и шестым. сигналам СИ 2 иСИЗ происходят действия, аналогичные описанным выше по четвертым сигналам СИ 2 и СИЗ.В результате операции СОРТ в регистрах 51 находятся коды полейОт кого, по которым на выходымультиплексоров 5, 8 и 11 поступают.сообщения с первого, второго илитретьего информационных входов,После операции СОРТ выполняетсяоперация ЗП.ПЕР.РГ.Режим Запись предназначендля приема сообщений иэ модуля 3и передачи их в один из передающихрегистров 6, 9 и 12 и выполняетсяв следующей последовательности.Когда модулю 3 необходимо перег. дать сообщение, он посылает сигналпфр и сталяет сообщение 10 (адрес получателя, данные) на своеминформационном выходе, По сигналуСИ иэ генератора 1, состоянию Свободно (Т 1) первого разряда управляющего регистра 23 и сигналу Зр 15 выполняется операция ЗП.ЙР.1. Приполучении сигнала фЗЧ модуль 3снимает сигнал Зпи сообщениесо своего информационного выхода.На данном этапе выполняются такро же операции ЗП.ПР.РГ, Ср.ЯДР, СОРТ,После выполнения операции СОРТ в зависимости от состояний триггеров50 вырабатывается один из сигналов:Уст.1 =,1 Т,Т 1,СИ 4 Уст,2 в . - 1 Т.2 Т,Т 1, 25 СИ 4; Уст.З = 1 Т.ЗТ.Т 1.СИ 4.Т 2. В результате данного этапа в одном из регистров 51 находится код 0001, означающий, что на выход соответствующего мультиплексора поступает сообщениес третьего информационного входа.Затем выполняется операцияЗП.ПЕР,РГ,35По сигналу СИ 5 и одному иэ сигналов Уст.1, Уст.2 и Уст.З вырабатывается сигнал Уст.Т 1 .Таким образом, каждый канал обменаустройство может работать одновремен но во всех трех режимах, что обеспечивает более высокую пропускную способность эа счет сокращения путей обмена сообщениями между модулями вычислительной системы и увеличения 45 числа возможных путей продвижениясообщений.1062678 либ Составитель В. Вертгрышева Техред Т.Маточка Корректор В. Гирня Редактор Т е 21 Зака ПП ф фПатентф , г. Ужгород ул ктная,. и Тираж 706 ИИПИ ГосУдаРс по делам изо 5, Москва, ЖВторого передающих регистров, о тл и .ч а ю щ е е с я тем, что, сЦелью повышения пропускной способности устройства, н него введеныКматриц каналов обмена, а в каждый канал обмена введены третьиприемный и передаюций регистры, перный, второй, третий и четвертыймультиплексоры, регистр, управлениячетвертым мультиплексором, блок управления первым, вторым и третьиммультиплексорами третий блок элемен;тов И, распределитель импульсов исчетчик, причем четвертый информационный выход канала обмена Щ -ойстрок П -го столбца к-ой матрицы(к = 1, К) соединен с четвертым инФормационным входом канала обменаш-ой строки и -го столбца (к+1) -ойматрицы, четвертый информационныйвыход канала обмена М -ой строкиИ-ге столбца к-ой матрицы соединенс четвертым информационным входомкачала обмена Ф-ой строки П -гостолбца первой матрицы, в каждом канале обмена выход счетчика соединенс первым управляющимм входом блокауправления первым, вторым и третьиммультиплексорами, второй управляющийвход которого соЕдинен с входомраспределителя импульсов, первымугранляюцим входом канала обмена,пернчми входами регистра управления.е.:нертым мультиплексором и счетчика,. вторым входом соединенного спервым выходом распределителя импуль.сон, второй и третий выходы которогосоединены соответственно с третьимуправляющим входом блока управленияпервым, вторым и третьим мультиплексорами и управляюцими входамипервого, второго и третьего передаюцих регистров, а четвертый и пятый выходы - соотнетстненно с пятымвходом узла коммутации управляющихсигчалон и третьим входом управляюцего регистра, вторым выходом соединенного с четвертым управляющимвходом блока управления, первым,вторым и третьим мультиплексорами,первый выхоц которого соединен сшестым входом узла коммутации управляю;:х сигналон, шестым, четвертым,и седьмым выходами соединенного соотнетстненно с вторым входом регистрауправления четвертым мультиплексором, управляюцим входом третьегоблока элементов И и пятым управляюци;. входом блока управления первым,вторым и третьим мультиплексорами,четвертый информационный вход блокасравнения соединен с информационнымвыходом третьего приемного регистра,а информационный выход - с информационными входами первого, второго итретьего блоков элементов И, информационными выходами соединенных соответственно с первым, вторым и.третьим информационными входами блока управления мультиплексорами, второй, третий и четвертый выходы которого соединены с управляющими входами соответственно первого, второгои третьего мультиплексоров, упранляюций вход четвертого мультиплексорасоединен с выходом регистра упранления четвертым мультиплексором, информационные входы первого, второго.и третьего передающих регистров ивторого буферного регистра соединенысоответственно с выходами первого,второго, третьего и четнертого мультиплексоров, первыми, вторыми и третьими информационными входами соединенных соответственно с информационнымивыходами первого, второго и третьегоприемных регистров, информационныйвыход первого буферноо регистрасоединен с четвертыми информационными входами первого, нторого и третьего мультиплексоров, управляющийвход третьего приемного регистрасоединен с первым управляющим входом канала обмена, четвертые информационные вход и выхоц которого связаны соответственно с информационным входом третьего приемного регистра и информационным выходом третьегопередающего регистра,2. Устройство по и, 1, о т л ич а ю ц е е с я тем, что блок управления первым, вторым и третьим мультиплексорами содержит перный, второйи третий узлы управления мультиплексором, каждый из которых содержитвходной и выходной регистры, схемусравнения, триггер занятости узла ирегистр управления мультиплексором,причем первые информационные входывходных регистров первого, второгои третьего узлов управления мультиплексором соединены соотнетственнос выходами выходных регистров третьего, первого и второго узлов управления мультиплексором, вторые информационные входы - соответственно спервым, вторым и третьим информационными входами блока, а первые и вторые упранляюцие входы - соответственно с третьим и четвертым управляюцими входами блока, в каждом узлеуправления мультиплексором выходвходного регистра соединен с информационными входами выходного регистра, схемы сравнения и регистра управления мультиплексором, первыеуправляющие нходы которых подключенысоответственно к третьему, первомуи второму управляюцим входам блока,а вторые управляющие входы - соответственно к первому выходу схемысравнения, первому выходу триггеразанятости узла и пятому управляющемувходу блока, третий управляющий входвыходного регистра соединен с нто1062678 Изобретение отнрсится к вычисли-тельной технике и может быть использовано в мультипроцессорных вычислительных системах.Известны устройства связи для вычислительной системы, содержащие блоксинхронизации и М блоков сопряжения,каждый иэ которых включает приемныйи передающий регистры, распределительимпульсов, управляющий регистр, узелкоммутации управляющих сигналов, схему сравнения, узел синхронизации,первый, второй и третий буферные регистры, элементы ИЛИ, регистр адреса, регистр состояния и коммутаторинформации 1,Недостаток этих устройств состоитв низком быстродействии,Наиболее близким по техническойсущности к предлагаемому являетсяустройство связи для вычислительнойсистемы, содержащее блок формирования тактовых импульсов и матрицу каналов обмена размерностью МН (гдеМ - количество строк, М - количествостолбцов матрицы), причем каждый канал обмена содержит первые приемныйи передающий регистры, вторые приемный и передающий регистры, первый ивторой элементы ИЛИ, первый и второйэлементы И, блок сравнения, регистр30адреса, управляющий регистр, блоквыбора магистрали, регистр признакайередачи, блок коммутации управляющихсигналов и первый, второй, третий ичетвертый и пятый буферные регистр" 3Недостаток этого устройства состоит в низкой пропускной способности,которая снижается по мере увеличениячисла подключаемых модулей, в результате чего увеличивается времяобмена сообщениями между модулямивычислительной системы.Целью изобретения является повышение пропускной способности устройства,Поставленная цель достигаетсятем, что в устройство, содержащеепервую матрицу каналов обмена размерностью М к (где М - количествострок, М - количество столбцов матри.цы), первый управляющий вход которых соединен с выходом генераторатактовых импульсов, первый информационный выход канала обмена-ойстроки го столбца первой матрицы(р:1 М;о.: 1,Ц) связан с первым информационным входом канала обмена(5+1)-ой строкий -го столбца первойматрицы, первый информационный выход канала обмена М-ой строки-гостолбца первой матрицы соединен .спервым информационным входом каналаобмена первой строки р -го столбцапервой матрицы, ко второй информационный выход канала обмена и -ойстроки-го столбца первой матрицысоединен с вторым информационнымвходом канала обмена-ой строки(+1)-го столбца первой матрицы,второй информационный выход каналаобмена в -ой строки М -го столбцапервой матрицы соединен с вторыминформационным входом канала обменаЬ-ой строки первого столбца первойматрицы, третьи информационные входи выход, второй управляющий вход иуправляющий выход канала обменаи-ойстроки 1.-го столбца первой матрицыявляются соответствующей подгруппойпервой группы входов и выходов устройства, причем каждый канал обменасодержит первые и вторые приемные,передающие и буферные регистры, регистр адреса, блок сравнения, узелкоммутации управляющих сигналов,первый и второй блоки элементов Ии управляющий регистр, первым входомсоединенный с первым управляющимвходом канала обмена, первым входомузла коммутации управляющих сигналов и управляющими входами первогои второго приемных регистров, информационные входы которых соединены соответственно с первым и вторыминформационными входами канала обмена, а информационные выходы - соответственно с первым и вторым информационными входами блока сравнения, третий информационный вход которого соединен с выходом регистраадреса и первым информационным входом первого буферного регистра,второй информационный вход которогои информационный выход второго бурым выходом схемы сравнения, третьим управляющим входом регистра управления мультипл ксором и первым входом триггера занятости узла, вторые вход и выход которого подключены соответственно к второму управляющему входу и первому выходу блока, выход регистров управления мультиплексорамипервого, второго и третьего узлов управления мультиплексором являютсясоответственно вторым, третьим и четвертым выходами блока, 1062 б 78ферного регистра соединены соответственно с третьими информационнымивходом и выходом канала обмена, ауправляющие входы - соответственнос первым и вторым выходами узла коммутации управляющих сигналов, вторым и третьим входами соединенногосоответственно с управляющим выходом блока сравнения и первым выходом управляющего регистра, второйвход которого соединен с третьимвыходом узла коммутации управляющихсигналов, четвертым выходом соединенного с управляющими входами первого и второго блоков элементов И,а четвертым входом и пятым выходом - 15соответственно с вторым управляющимвходом и управляющим выходом каналаобмена, первый и второй информационные выходы которого соединены с инФормационными выходами соответственно первого и второго передающихрегистров, введены Кматриц каналов обмена, а в каждый канал обменавведены третьи приемный и передающий регистры, первый, второй, третий 25и четвертый мультиплексоры, региструправления четвертым мультиплексором,блок управления первым, вторым итретьим мультиплексорами, третий блокэлементов И,распределитель импульсов и счетчик, причем четвертый информационный выход канала обмена1 п-ой строки й -го столбца к-ой матрицы (к=1,К) соединен с четвертым инФормационным входом канала обменаВ-ой строки И-го столбца (К+1) -ойматрицы, четвертый информационный выход канала обмена П 1-ой строки П -гостолбца к-ой матрицы соединен с чет.вертым информационным входом каналаобмена И -ой строки П -го столбцапервой матрицы, в каждом канале обмена выход счетчика соединен с пер"вым управляющим входом блока управления первым, вторым и третьим мультиплексорами, второй управляющий 45вход которого соединен с входом распределителя импульсов, первым управляющим входом канала обмена, первыми входами регистра управления четвертым мультиплексором и счетчика, 5 Овторым входом соединенного с первымвыходом распределителя импульсов,второй и третий выходы которого соединены соответственно с третьим управляющим входом блока управления 55первым, вторым и третьим мультиплексарами и управляющими входами первого, второго и третьего передающихрегистров, а четвертый и пятый выходы - соответственно с пятым входом 6 Оузла коммутации управляющих сигналов и третьим входом управляющегорегистра, вторым выходом соединенного с четвертым управляющим входомблока управления первым, вторым и третьим мультиплексорами, первый выход которого соединен с шестым входом узла коммутации управляющих сигналов, шестым, четвертым и седьмымвыходами соединенного соответственнос вторым входом регистра управлениячетвертым мультиплексором, управляющим входом третьего блока элементовИ и пятым управляющим входом блокауправления первым, вторым и третьиммультиплексорами, четвертый информационный вход блока сравнения соединен с информационным выходом третьего приемного регистра, а информационный выход - с информационными входами первого, второго и третьего блоков элементов И, информационными выходами соединенных соответственнос первым, вторым и третьим информационными входами блока управленияпервым, вторым и третьим мультиплексорами, второй, третий и четвертыйвыходы которого соединены с управляющими входами соответственно первого, второго и третьего мультиплексоров, управляющий вход четвертогомультиплексора соединен с выходомрегистра управления четвертым мультиплексором, информационные входыпервого, второго и третьего передающих регистров и второго буферного регистра соединены соответственно свыходами первого, второго, третьегои четвертого мультиплексоров, первыми вторыми и третьими информационными входами соединенных соответственно с информационными выходами первого, второго и третьего регистров,информационный выход первого буферного регистра соединен с четвертыми,информационными входами первого, второго и третьего мультиплексоров, управляющий вход третьего приемного регистра соединен с первым управляющимвходом канала обмена, четвертые информационные вход и выход которогосвязаны соответственно с информационным входом третьего приемного регистра и информационным выходом третьегопередающего регистра. Блок управления первым, вторым и третьим мультиплексорами содержит первый, второй и третий узлы управления мультиплексором, каждый из которых содержит входной и выходной регистры, схему сравнения, триггер занятости узла и регистр управления мультиплексором, причем первые информационные входы входных регистров первого, второго и третьего узлов управления мультиплексором соединены соответственно с выходами выходных регистров третьего, первого и второго узлов управления мультиплексором, вторые информационные входы - соответственно с первым, вторым и третьиминформационными входами блока, апервые и вторые управляющие входысоответственно с третьим и четвертымуправляющими входами блока, в каждомузле управления мультиплексором вы-,ход входного регистра соединен.".с информационными входами выходного регистра, схемы сравнения и регистрауправления мультиплексором, первыеуправляюцие входы которых подключенысоответственно к третьему, первомуи второму управляюцим входам блока, 10а вторые управляющие входы - соответ.ственно к первому выходу схемы сравнения, первому выходу триггера занятости узла и пятому управляющемувходу блока, третий управляющий вход 15выходного регистра соединен с вторымвыходом схемы сравнения, третьимуправляющим входом регистра управления мультиплексором и первым входомтриггера занятости узла, вторые 20вход и выход которого подключенысоответственно к второму управляющему входу и первому выходу блока, вы-ходы регистров управления мультиплексорами первого, второго и третьегоузлов управления мультиплексоромявляются соответственно вторым,третьим и четвертым выходами блока.На фиг,1 представлена блок-схема устройства связи для вычислительной системы; иа фиг 2 - схема каналаобмена; на фиг.3 - схема узла коммутации управляющих сигналов; нафиг.4 - схема блока управления пер"вым, вторым и третьим мультиплексорами; на фиг,5 - схема узла управления; на фиг,б - схема блока сравнения; на фиг,7 - схема первого узласравнения; на фиг.8 - схема второгоузла сравнения; на фиг.9 - схематретьего узла сравнения. 40В состав устройства (фиг.1) входятгенератор 1 тактовых импульсов и Кматриц каналов 2 обмена по М Цканалов обмена в каждой матрице. Каждый канал 2 обмена соединен информационными и управляющими входами ивыходами с соответствующим модулем3 вычислительной системы,В состав каждого канала 2 обмена(на фиг,2 показан канал 2 обмена Ф-ой строки Ь -го столбца к-ой матрицы) входят первый приемный регистр 4, первый мультиплексор 5, первый передающий регистр б, второй приемный регистр 7, второй мультиплексор 8, второй передающий регистр 9, третий приемный регистр 10, третиймультиплексор 11, третий передающий регистр 12, первый буферный регистр 13,четвертый мультиплексор 14, вто рой буферный регистр 15, регистр 16 адреса, блок 17 сравнения, регистр 18 управления четвертым мультиплексором, узел 19 коммутации управляю. щих сигналов, первый блок 20 элемен тов И, блок 21 управления первым,вторым и третьим мультиплексорами,второй блок 22 элементов И, управляющий регистр 23, третий блок 24элементов И, распределитель 25 импульсов и счетчик 26.Приемные регистры а, 7, 10 и передающие регистры б, 9, 12 предназначены для передачи сообщений междуканалами 2 обмена.Формат сообщений, передаваемыхмежду каналами 2 обмена, содержитадрес получателя, адрес отправителя,признак занятости сообщения (Свободноф/фЗанято), данные (адресячейки памяти,. признак Запрос/"Ответ, признак фЧтение/фЗапись, собственно данные).Первый буферный регистр 13 предназначен для приема адреса отправителя из регистра 16 адреса и информации (адрес. получателя, данные)из модуля 3 вычислительной системы,формирования сообщения и передачиего в один из передающих регистровЬ, 9, 12.Второй буферный регистр 15 предназначен для приема информации(адрес отправителя, данные) из одного из приемных регистров 4, б, 10и передачи ее в модуль 3 вычислитель.ной системы.Регистр 16 адреса содержит первуюгруппу из а триггеров, представляю-щую собой номер Строки матрицы вдвоичном представлении, вторую группу из Ь триггеров, представляющуюсобой номер столбца матрицы в двоичном представлении, третью группуиз С триггеров, представляюцую собой номер матрицы в двоичном представлении и предназначен для хранения адреса канала 2 обмена. Адресканала 2 обмена в регистр 16 адресазаносится с помощью тумблерного набора с пульта управления (не показан),Регистр 18 управления четвертым мультиплексором содержит три триггера, служит для выдачи сигналов управления четвертым мультиплексором 14,Узел 19 коммутации управляющих сигналов предназначен для коммутации управляющих сигналов и содержит (фиг,3) первый элемент И 27, первый элемент НЕ 28, первый элемент ИЛИ-НЕ 29, второй элемент И 30, второй элемент НЕ 31, второй элемент ИЛИ-НЕ 32, третий элемент И 33, третий элемент ИЛИ-НЕ 34,четвертый элемент И 35, .первый элемент ИЛИ 36, пятый, шестой, седьмой и восьмой элементы И 37 - 40, второй элемент ИЛИ 41, девятый и десятый элементь. И 42 и 43.Второй узел 53 сравнения (фиг.8) соцержит первую группу из О элементов 76 сложения по модулю два, первые элементы ИЛИ 77 и И 78, второй элемент И 79, первый элемент НЕ 80, второй и третий элементы И 81 и 8.2 и вторую группу из о эле ментов 83 сложения о модулю два, третий элеМент ИЛИ 84, четвертые элементы И 85 и ИЛИ 86, второй элемент НЕ 87, пятый и шестой элементы И 88 и 89, третью группу из С эле ментов 90 сложения по модулю два, пятый и шестой элементы ИЛИ 91 и 92, третий элемент НЕ 93, седьмой и восьмой элемент И 94 и 95 и четвертый элемент НЕ 96.Третий узел 54 сравнения (фиг,9) содержит первую группу из О элементов 97 сложения по модулю.два, первые элементы ИЛИ 98 и И 99, второй элемент ИЛИ 100, первый элемент 55 НЕ 101, второй и третий элементы И 102 и 103, третий элемент ИЛИ 104, вторую группу из 1 элементов 105 сложения по модулю два,четвертые элементы ИЛИ 106 и И 107, второй 60 элемент НЕ 108 и пятый и шестой элементы И 109 н 110 и пятый элемент ИЛИ 111, третью группу из С элементов 112 сложения, шестой элемент ИЛИ 113, третий элемент НЕ 114,седь 50 Блок 21 управления (фиг.4) содержит. первый, второй и третий узлы 4446 управления, каждый из которыхсостоит (фиг.5) из входного (приемного) регистра 47, выходного (передающего) регистра 48, схемы 49 сравнения, триггера 50 занятости узла ирегистра 51 управления мультиплексором.Блок 17 сравнения (Фиг.б) содержит первый, второй и третий узлы 1052 - 54 сравнения и предназначен длясравнения полей адресов получателейсообщений, принятых в приемные регистры 4, 7 и 10, с.адресом данногоканала 2 обмена и инвертирования зна 15чений полей признаков занятостисообщении.Первый узел 52 сравнения (фиг,7)содержит первую группу из О элементов55 сложения по модулю два, первыеэлементы ИЛИ 56, И 57, и НЕ 58,вторые элементы И 59 и ИЛИ 60 третий элемент И 61, вторую группу иээлементов 62 сложения по модулю два,третий элемент ИЛИ 63, четвертый эле мент И 64, второй элемент НЕ 65,четвертый элемент ИЛИ 66, пятый ишестой элементы И 67 и 68, третьюгруппу из с элементов 69 сложения помодулю два, пятый и шестой элементыИЛИ 70 и 71, третий элемент НЕ 72,седьмой и восьмой элементы И 73 и74 и четвертый элемент. НЕ 75. мой и восьмой элементы И 115 и 116 ичетвертый элемент НЕ 117.На первом узле 52 сравнения происходит сравнение первой, второй и третьей групп разрядов поля адреса получателя сообщения, принятого в приемный регистр 4, с соответствующими группами разрядов адреса данного канала 2 обмена и инвертирование значения поля признака занятости принятого сообщения.В результате сравнения на элементах 55, 62 и 69 сложения формируются сигналы равенства (х, х, х). и неравенства (х 1, х, х) сравниваемых групп разрядов адресов, На выходах первого узла 52 сравнения формируется инвертированный сигнал значения поля признака занязосзи сообщения Оз/Эн -1 и по резулззазам проясненного сравнения формируется один из сигналов:А = (Х 1 Зхд Х+Хз рХкрх+Хе хд ХУ) Зн.1, означающий что адресуемый модуль 3 подключен к каналу 2 обмена, расположенному в строке матриц отличной от строки, в которой находится данный канал 2, и сообщение из при(емного регистра 4 необходимо передать в передающий регистр 6;Б (х 1 рх зх+х зхкз зхп) Зн 1 з оз начающий,что адресуемый модуль 3 подключен к каналу 2, расположенному в одноименной с данным каналом 2 мартРиЦе, но в ДРУгом столбЦе, и сообщение из приемного регистра 4 необходимо передать в передающийрегистр 9В = (х,х,х+х х,х 3) Зн.1, начающий, что адресуемый модуль 3 подключен к каналу 2 обмена, расположенному в одноименной с данным каналом 2 строке других матриц, и сообщение из приемного регистра 4 необхо димо передать в передающий регистр 12;Г = (хх,х) Зн.1, означающий, что адресуемый модуль 3 подключен к данному каналу 2 обмена и сообщение из приемного регистра 4 необходимо передать в буферный регистр 15;В приведенных выше соотношениях Зн.1 обозначает признак занятости принятого сообщения (единичный сигнал) .Отсутствие всех сигналов А, Б, В, Г на выходах узла 52 сравнения означает, что принято сообщение Свободно.На узле 53 сравнения происходит сравнение первой, второй и третьей групп разрядов поля адреса получателя сообщения, принятого в приемный регистр 7, с соответствующими группами разрядов адреса данного канала 2 обмена и инвертирование значения поля признака занятости принятогосообщения. В результате сравнения на элементах 76, 83 и 90 сложения формируются сигналы равенства (уу,у) и неравенства (ууб,у, ) сравниваемых групп разрядов адресов. На выходах узла 53 сравнения формируется инвертированный сигнал значения поля признака занятости сообщения Св : бни по результатам проведенного сравнения на элементах 76, 83 . и 90 сложения Формируется один из сигналовд = (у, у у +у у, у ) Зн,2, означающий, что адресуемый модуль 3 подключен к каналу 2 обмена, расположенному в одноименном с данным 15 каналом обмена столбце строк матриц, отличных от строки, в которой находится данный канал обмена, и сообщение приемного регистра 7 необходимо передать в передающий регистр 6; 20(уа у 2 у 5+ уз уя ур у 1 уу" у) Зн.2, означающий, что адресуемый модуль 3 подключен к каналу 2 обмена, расположенному в столбце матриц, отличном от столбца, в кото ром находится данный канал 2, и сообщение иэ приемного регистра 7 необходимо передать в передающий ре-гистр 9;Ж = (У 1 у уэ + у, уу у ) Зн,2, означающий, что адресуемый модуль 3 подключен к каналу 2 обмена, расположенному в одноименной с данным каналом обмена строке матриц, но в другой матрице, и сообщение из прием ного регистра 7 необходимо передать в передающий регистр. 12;,3 = (у у у 2) Зн;2, означающий, что адресуемый модуль 3 подключен к данному каналу 2 обмена и сообщение из приемного регистра 7 необходимо 40 передать в буферный регистр 15,Здесь, как и ранее, Зн,2 обозначает признак занятости принятого сообщения (единичный сигнал) . 1 О 30 В результате сравнения на элементах 97, 105 и 112 сложения формируются сигналы равенства (бб, Х,ЮЗ) 60 и неравенства (Еу) сравниВаемых групп разрядов адресов, На выходах узла 54 формируется инвертированный сигнал значения поля занятости сообщения Св/Зни по 6 у 45Отсутствие сигналов Д.Е, Ж.Зн, на выходах узла 53 означает, что принято сообщение Свободно.На узле 54 сравнения происходит сравнение первой второй и третьей групп разрядов поля адреса получателя сообщения, принятого в третий приемный регистр 10, с соответствующими группами разрядов адреса данного канала 2 обмена и инвертирование значения поля признака занятости принятого сообщения. результатам проведенного сравнения формируется один из сигналовИ = (и, К к,+хЗ, т.э) Зн.З, означающий, что адресуемый модуль 3 подключен к каналу 2 обмена, расположенному в одноименном с данным каналом 2 столбце строк матриц, отличных от строки, в которой находится данный канал 2, и сообщение иэ приемного регистра 10 необходимо передать в передающий регистр 6;Л = (Е 7, Е + 2, 7, Е) Зн.З, означающий, что адресуемый модуль 3 подключен к каналу 2 обмена, расположенному в столбце данной матрицы, отличном от столбца, в котором находится данный канал 2, и сообщение из приемного регистра 10 необходимо передать в передающий регистр 9;= ( Г 3 +12 т5 +г" 12 З) Зн 3, означающий что адресуемый модуль 3 подключен к каналу 2 обмена, расположенному в матрицах, отличных от матрицы, в которой находится данный канал 2, и сообщение иэ приемного регистра 10 необходимо передать в передающий регистр 12;Р = (7 т 3 ЕЗ) Зн. Зу означаюЩийу что адресуемый модуль 3 подключен к данному каналу 2 и сообщение из приемного регистра 10 необходимо передать в буферный регистр 15. Параметр Зн,З обозначает значение признака занятости принятого сообщения (единичный сигнал) .Отсутствие сигналов И, Л, П, Р на выходах третьего узла 54 означает, что принято сообщение Свободно П р и м е р. Пусть в канал 2 об-.мена (2.2.2.2) строки 2, столбца 2,матрицы 2 с адресом 2.2,2 поступают:в приемный регистр 4 - сообщение садресом получателя 2.3.2; в приемный регистр 7 - сообщение с адресомполучателя 2.1.3; в приемный регистр10 - сообщение с адресом получателя3.2.3.На выходах узла 52 сравнения присутствует сигнал Б (код 0100) и нлевое значение сигнала Св/Зн 1-2,т.е. сообщение, принятое в приемный регистр 4, адресовано модулю 3,подключенному к каналу 2 (с адресом2,3,2), расположенному в столбце 3одноименной с данным каналом 2,2.2,2обмена второй матрицы, и принятоесообщение необходимо передать в передающий регистр 9,На выходах узла 53 сравнения.кнчлевое значение сигнала Свф/Зн-1, т.е. сообщение, принятое в приемный регистр 7, адресовано модулю 3,подключенному к каналу 2 (с адресом3,1,3), расположенному в одноименнойс данным каналом 2.2,2,2 второйстроке третьей матрицы 3, и принятоесообщение необходимо передать в третий.передающий регистр 12.На выходах узла 54 присутствует сигнал И (код 1000 и нулевое значение сигнала Свф/13 н -3, т,е, сообщение, принятое н приемный регистр 10, адресовано модулю 3, подключенному к каналу 2 (с адресом 3.2,3), расположенному в .одноименном с данным каналом 22.2.2 обмена. втором столбце третьей строки третьей матрицы, и принятое сообщение необходимо передать в передающий регистр б.После проведенного сравнения в блоке 17 на узлы 44 - 46 управления 15 блока 21 поступают" соответственно коды 0100.1000.0 (сообщение из прием ного регистра 4 необходимо передать н передающий регистр 9), 0010,0100.0 (сообщение иэ приемного регистра 2 О 7 необходимо передать в передающий регистр 12) и 1000.0010,0 (сообщение иэ приемного регистра 10 необходимо передать в передающий реги-тр6). В результате в регистрах 51 уз лон 44 - 46 управления находятся соответственно коды 0010, 1000 и 0100. Это,означает, что на выходы первого, второго и третьего мультиплексоров 5, 8 и 11 соответственно поступают сообщения с третьего, первого и второго приемныхэрегистров 10, 4 и 7,Таким образом, сообщение с адресом получателя 2,3,2, принятое. н приемный регистр 4 канала 2.2.22 в следующем такте передается в ка 1 нал 2,2,3.2, сообщение с адресом получателя. 2.13, принятое в приемный регистр 7 канала 2.2.2,2 - в канал 2,2,2,3, а сообщение с адресом 40 получателя 3.2.3, принятое н приемный регистр 10 канала 2,2,2.,2 - в канал 2,3,2,2,Из блока 17. в узел 19 поступают 4 сигналы Г, 3, Р и инвертированные сигналы разрядов, полей Свободно/Занято сообщений, принятых соотнетстненно н приемные регистры 4, 7 и 10. Иэ управляющего регистра 23 в узел 19 поступаютсигналы: Т 2, 5 О Т 1, Т 1 (где Т 1 - состояние Занято соответственно триггера первого разряда; У 1, Т 2 - состояние Свободно триггеров первого и второго раэрядон соответственно) Из узла 19 55 в управляющий регистр 23 поступают сигналы: Уст. Т 2, Уст.Т 1, Уст.Т 2, Уст, Т 1 (где Уст Т и Уст.Т - установка триггера разрядов регистра 2 н состояние Занято и Свободно 60/ соответственно). Из узла 19 в блок 21,поступают сигналы: Уст.1, Уст,2, Уст,З (где Уст.1, Уст.2 и Уст.З установка в единицу четвертого разряда регистров 51 управления узлов 44 - 46 соответственно) . Из блока 21 в узел 19 поступают сигналы: 1 Т, 1 Т, 2 Т, 2 Т, ЗТ (где 1 Т и 1 Т - состояние Свободно и Занято триггера 50 занятости узла 44 управления; Т 2 и Т 2 - состояние Свободно и Занято триггера 50 занятости узла 45; ЗТ - состояние Свободно 1 триггера 50 занятости узла 46, Из распределителя 25 импульсов в узел 19 поступают сигналы СИ 4, СИ 1 и СИ 5. Из генератора 1 тактовых импульсов в узел 19 поступает сигнал синхронизации, СИ. Из узла 19 поступают сигналы управления блоками 20, 22 и 24 элементов И, Из узла 19 в регистр 18 управления четвертым мультиплексором поступают сигналы: 1 Уст.18, 2 Уст,18, 3 Уст.18 (сигналы установки в единицу соответственно первого, второго и третьего разрядов регистра 18), Из узла 19 н буферный регистр 15 поступает сигнал Зп.Бр.2 (запись но второй буферный регистр 15). Иэ узла 19 и модуль 3 вычислительной системы поступают сигналы Принять и З, (запрос удовлетворен).Из модуля 3 вычислительной системы в узел 19 поступают сигналы Принято и Зярр(запрос на передачу). Из узла 19 и буферный регистр 13 поступает сигнал Зп.Бр.1 (запись н первый буферный регистр 131. Блоки 20, 22 и 24 элементов И (фиг.2) содержат по девять элементов И и предназначены для передачи информации, поступающей из блока 17, соответственно н первый, нторой и третий узлы 44 - 46 управления блока 21.Блок 21 предназначен для выработки сигналов управления первым, вторым и третьим мультиплексорами 5, 8 и 11, Со счетчика 26 в блок 21 поступает сигнал Сч 1 (единица и старшем разряде счетчика), Иэ управляющего регистра 23 в блок 21 поступает сигнал ТЗ (состояние Занято триггера, третьего разряда, Иэ блока 21 в третий, второй и первый мультиплексоры 11, 8 и 5 поступают сигналы управления мультиплексорами. Из распределителя 25 импульсов в блок 21 поступают сигналы С 2 и С 3, Каждый узел управления управляет .соответствующим его номеру мультиплексором, формат слова информации, принимаемого .на информационные входы входных регистров 47 и передаваемого между узлами 44 - 46, оодержит следующие поля: поле Куда (4 разряда), поле От кого (4 разряда), поле Повторное сравнение (1 разряд).Поле Куда заполняется однимиэ кодов: 1000 (соответствует сигналам А, Д и И на выходах блока 17 иузлу 44) у 0100 (соответствует сигналам Б, Е, Л на выходах блока 17 узлу45); 0010 (соответствует сигналамВ, Ж и П йа выходах блока 17 узлу46); 0001 (соответствует сигналам Г,3 и Р на выходах блока 17).Поле От кого заполняетсяодним из кодов; 1000 (соответствуеьприемному регистру 4)у 0100 (соответствует приемному регистру 7);0010 (соответствует приемному регистру 10) .Из блока 20 на узел 44 поступает 15код ХХХХ.1000.0 (где ХХХХ - один иэкодов Куда), из блока 22 наузел 45 поступает код ХХХХ,0100.0(где ХХХХ - один из кодов поля Куда 1), а из блока 24 на узел 46 20поступает код ХХХХ,0010.0 (где ХХХХодин иэ кодов поля фКуда). Код0000,0000.0 на выходах любого блока20,22 и 24 означает, что сообщения,принятые в приемные регистры 4, 7и 10 соответственно, свободны илизаписываются в буферный регистр 15.На схему 49 сравнения узла 44 поступают значения первого и четвертогоразрядов прля Куда (нумерацияразрядов слева направо) и разрядаполя Повторное аравнейие 1 форматаслова информации. На схему 49 сравнения узла 45 поступают значениявторого и четвертого разрядов поляКуда и разряда поля фПовторноесравнение формата .слова информации. На схему 49 сравнения узла 46поступают значения третьего и четвертого разрядов поля фКуда иразряда Повторное сравнение Фор- .40мата слова информации,Управляющий регистр 23 содержиттри разрядных триггера: первый триггер указывает состояние фСвободноф(Т 1) и Занято (Т) буферного регистра 13; второй триггер указываетсостояние фСвободно (Т 2) и фЗанятоф (Т 2) буферного регистра 15,третий триггер управляет информацион.ными входами входных регистров 47 50узлов 44 - 46 управления (состояниефЗанято - ТЗ - прием с второгоинформационного входа, состояниеСвободно - ТЗ - прием с первогоинформационного входа, т.е, с выхода предыдущего узла управления),Распределитель 25 импульсов предназначен для формирования по каждому сигналу СИ, вырабатываемому генера тором 1 сигналов: СИ 1, СИ 2, СИЗ, СИ 4 и СИ 5, Счетчик 26 является трех- разрядным счетчиком и предназначен для управления работой блока 21, В качестве модулей 3 вычислительной системы могут использоваться процессоры, блоки памяти и т.ц.Устройство работает следующимобразом.В исходном состоянии все разряды управляющего регистра 23 и триггеры 50 узлов 44 - 46 находятся всостоянии 1 фСвободно,По пуску устройства генератор 1начинает вырабатывать серию сигналов СИ, под управлением которыхмежду каналами 2 начинают циркулировать информационные сообщения.По каждому сигналу СИ в приемныерегистры 4, 7 и 10 записываются сообщения с соответствующих информационных входов канала 2.обмена. По.каждому сигналу СИ третий разрядуправляющего регистра 23 устанавливается в состояние 1 Занято 1 (ТЗ),триггеры 50 узлов 44 - 46 устаййвли.ваются в состояние 1 Свободно(1 Т, 2 Т ЗТ), регистры 18 и 51 исчетчик 26 обнуляются.По каждому сигналу СИ распределитель 25 вырабатывает следующиесигналы: СИ 1, который предназначендля разрешения формирования сигналов Зп.Бр.2 фф Принять иУст+Т 2 ф; СИ 2 и СИЗ - две сериисигналов по шесть сигналов в каждой,предназначенные для работы блока21, По каждому сигналу СИ 2 происходит запись слова информации во входные регистры 47 узлов 44 - 46, апо сигналу СИЗ - перепись этихалов информации в выходные регистры48 узлов 44 - 46. Также по первомусигналу СИ 2 триггер третьего разрядауправляющего регистра 23 устанавливается в состояние Свободно.(Т 2) и в по каждому сигналу СИ 2 происходит добавление единиц в счетник26; СИ 4, предназначенный для разрешения формирования сигналов Уст,1 фУст21 и Уат,Зф; СИ 5, предназначенный для разрешения формированиясигнала Уст.Т 11.По этому сигналупроисходит также запись сообщенчй свыходов мультиплексоров 5, 8 и 11 всоответствующие передающие регистры6, 9 и 12,Работа канала 2 обмена осуществляется с помощью следующих основных операций.Запись в приемные регистры 4, 7 и 10 (ЗП.ПР,РГ). По сигналу СИ.в приемные регистры записываются сообщения с соответствующих информационных входов канала 2 т.п.к. обмена.Запись в буферный регистр 13(ЗП, БР 1). В буферный регистр 13 записывается сообщение (адрес получателя, данные) с соответствующего информационного входа канала и адрес отправителя из регистра 16 адреса, разряд поля занятости сообщения устанавли