Устройство переменного приоритета

(51)М,Кл. С 06 Г 9/18 Госудврстванный комитат Министров СССРам изобретений ов Л) УДК 681.325(71) Заявитель 4) УСТРОЙСТВО ПЕРЕМЕННОГО ПРИОРИТЕТА знач тройзооретению по техигаемому результаеременного приориок хранения ходов орого соединены с татора, регистр заы которого соединеответствующих элевыходы элементов соответствующими коммутатора, а раззапросов соединены ройства,Изобретение относится к области вычислительной техники, в частности, к устройствам переменного приоритета и может быть использовано при построении вычислительных комплексов и систем обмена информацией,Известно устройство переменного приоритета 1, содержащее регистры, дешифраторы, схемы совпадения, схемы сборки, схемы сравнения, триггеры, счетчик пропущенных обращений в каждой позиции приоритета с дополнительными схемами сборки и схемами совпадения.Недостатком устройства является необходимость больших затрат оборудования при его реализации. Наиболее близким к и нической сущности и дост ту является устройство п тета 2), содержащее бл приоритетов, выходы кот кодовыми входами комму просов, разрядные выход ны с первыми входами со ментов И группы, причем И группы соединены с управляющими входами 1 рядные входы регистра с запросными входами уст Недостатком устройства являетсьная сложность его построения.Цель изобретения - упрощениеа. Поставленная цель достигается тем, чторазрешающие выходы коммутатора соединены со вторыми входами соответствующих элементов И группы, оповещающий выход регистра запросов, первый, второй кодовые 10 входы блока хранения кодов приоритетов иопросный вход коммутатора соединены соответственно с выходом и управляющими первым, вторым и третьим входами устройства, индикационные выходы которого соединены с 15 разрешающими выходами коммутатора, акоммутатор выполнен в виде матрицы, в которой первые входы элементов строки соединены с соответствующим кодовым входом коммутатора, опросный вход которого соеди нен со вторыми входами элементов столбцаматрицы, первые выходы элементов столбца матрицы соединены со вторыми входами элементов предыдущего столбца матрицы, вторые выходы элементов строки матрицы сое динены с соответствующим разрешающим выходом коммутатора, третьи входы элементов строки матрицы соединены с соответствующим управляющим входом коммутатора.Поставленная цель достигается такжс З 0 тем, что элемент матрицы содержит деши.Этот сигнал поступает на один из входов элемента И 7,. Поскольку на другой вход этого элемента поступает нулевой сигнал с регистра 8 (третий аоонент нс посьлал запроса), сигнал с выхода элемента И 7, поступает на входы элементов 5 зь 5 зг, 5 ззРазрешающий уровень имеется только на элементе И 16 элемента 5 зз матрицы, Именно через этот элемент сигнал поступит на вторые входы элементов второго столбца матрицы (т. е. на элементы 512, 522, 52 з)Теперь сигнал появляется только на выходе элемента 5,2, т, к. разрешающий уровень присутствует только на выходе одного дешифратора всех элементов этого столбца, а именно, дешифратора 14 элемента 512 (пеонвыи абонент, которому соответствует код с первого выхода блока 1, имеет оолее высокий приоритет, чем второй абонент).Сигнал с выхода элемента 5 гг не пройдет через элемент И 7 з, т. к, на другом входе этого элемента присутствует запрещающий потенциал (есть запрос от первого абонента).По выходу 12 абоненту посылается сигнал, оповещающий абонента о там, что его запрос может быть представлен и Обслуживлни 1 О. Первый абонент снимает свой запрос, а по выходу 9 снова поступает сигнал на блок управления 13, сообщая о том, что в регистре 8 имеются другие необслуженные запросы (в данном случае, запрос от второго абонента). Блок управления 13 вновь формирует сигнал опроса по входу 10, и работа устройства возобновляется аналогично описанному,Изобретение позволяет упростить известное устройство за счет исключения блоков- формирователей, регистра блокировки и ряда взаимосвязей. 1. Устройство переменного приоритета, содержащее блок хранения кодов, приоритетов, выходы которого соединены с кодовыми входами коммутатора, регистр запросов, разрядвые выходы которого соединены с первыми входами соответствующих элементов И группы, причем выходы элементов И группы соединены с соответствующими управляющими входами коммутатора, а разрядные входы регистра запросов соединены с запросными входами устройства, о т л и ч а ю щ е е с я тем, что, с целью упрощения устройства, разрешающие выходы коммутатора соединены со вторыми входами соответствующих элементов И группы, оповещающий выход регистра запросов, первый, второй кодовые входы блока хранения кодов приоритетов и опросный вход коммутатора соединены соответственно с выходом и управляющими первым, вторым и третьим входами устройства, индикационные выходы которого соединены с разрешающими выходами коммутатора, а коммутатор выполнен в виде матрицы, в которой первые входы элементов строки соединены с соответфратор и два элемента И, причем первый,гторой, третий входы и первый, второй выходы элеме гга матрицы соединены соответственно со входом дешифр-тора,с 1 в11 рра, с первым13 ХОДОвходом первого элемента И, с певвымвторого элемента И, с выходом второго элемента И, с вь 1 ходом первого элемента И, аторымивых д дешифратора соединен со втовходами первого и второго элементов И.стга, на фиг. 2 - структура элемента матО;ихг (, г, ) . ок 1 .;ранения кодов приоритетов, входы 2 3 , коммутатор 4 с элементамиГ11 12 51 21 О 22г.группу 6 элементов И с элементами И 71, И 7.и 2 И 7 регистр 8, выход д,входы 10, 11, выход 12. Позицией 13 обозначен блок управления,20Элемент матрицы содержит (фиг. 2) дешифратор 14, элементы И 15, 16.Устройствор " раоотает следующим образом.РассмотримР , , . для конкретности случай,кода п=З, т. е, к .оммутатор 4 содержит всего9 элементов: 5, 5 5 5., 5, 5., з 1,зг, зз регистр 8 содержит 3 триггера, а г ипа 6 элемента, а групИ 72, И 7. елтов И содержит элементы И 7Г 1 усть код приоритета первого абонентаравен двмд, второго - трем, третьего -единице, п иче.д 1 р м старшим по приоритету является третий абонент. Предположим, чтопо входу 11 по -.и спили запросы только отпервого и втог т рого абонентов, т. е. единичнь:е сигналы присутствуют только на входахэлементов И 71 и И 7,2Перед началом обмена произвп оизводитсязапись кодов приоритетов в блок 1 храненияа онента, дляду 2 поступают коды приоритекодов п иотов, а по входу 3 - коды абонентов. 3- в. аписьком пприоритетов может производитьс буправления 13 программным способомили с пульта оператора. В результате чего,на первые входы элементов 51 5 5 ( .на е11 12 1 З 1 Т. Е,: а дешифраторы 14) поступает код 2, приэтом с выхода дешифратора 14 элемента 51,устанавливается разрешающщии уровень длячрохождения сигнала опроса со входа 10 ченалогично устарез элементы И 15, И 16. Аналогинавливаются разрешающие уровни на выходах дешифраторов 14 элементов 5, и 5 зз.Далее на вход 9 блока управления И поналичиеступает сигнал, указывающий назапросов в регистре 8. Блок управления 13выдает на вход 10 устройства сигнал опроса.Этот сигнал поступает на вторые входы элементов 5, 52 з и 5 з, коммутатора 4, т. е. натервые входы элементов И 15 (фиг. 2)Однако аз,р зрешающии уровень появится;олька на выходе дешифратора 14 элемента5 зз и, следовательно, сигнал появится толькона выходе элемента И 15 элемента 5 матрицы.65 Формула изобретенияог.Рог Составитель Ф. ШамахметовРедактор Р, Киселева Техред А, Камышникова Корректор В. Гутман раж 88Министрытий д. 4,/5 Под навозСССР Ъ 210 Т го комитета Советизобретений и отк -35, Раушская наб Изд. Ъ сударственно по делам Москва Ж. Харьк. Фил. пред. ссПатент ствующим кодовым входом коммутатора, опросный вход которого соединен со вторыми входами элементов последнего столбца матрицы, первые выходы элементов столбца матрицы соединены со вторыми входами элементов предыдущего столбца матрицы, вторые выходы элементов строки матрицы соединены с соответствующим разрешающим выходом коммутатора, третьи входы элементов строки матрицы соединены с соответствующим управляющим входом коммутатора. 2, Устройство по п, 1, отлич ающееся тем, что элемент матрицы содержит дешифратор и два элемента И, причем первый,второй, третий входы и первый, второй выходы элемента матрицы соединены соответственно со входом дешифратора, с первым входом первого элемента И, с первым входом 5 второго элемента И, с выходом второго элемента И, с выходом первого элемента И, а выход дешифратора соединен со вторыми входами первого и второго элементов И.10 Источники информации, принятые во внимание при экспертизе:1. Авторское свидетельство СССР292155, кл, Ст 06 Р 9/18, 1969.2, Авторское свидетельство СССР 15359653, кл. (з 06 Р 9/18, 1971.