Устройство для выполнения операций умножения и деления

ОП ИСАНИЕ ИЗОБРЕТЕНИЯ Союз СоветскихСоциалистическихРвспублик о 11955038 К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ(61) Дополнительное к авт. свид-ву(22 Заявлено 19.03.80 21) 2933055/18-24с присоединением заявки М(23) ПриоритетОпубликовано 30,08,82. Бюллетень %32 1) М. Кл. 6 06 Р 7/52 Государственный комитет СССР по делам явобретеннй н открытийДата опубликования описания 30.08,82А.И. Береэенко, П.Н. Казанцев, М.Д. КорщевЛ.Н. Корягин, Ж.А. Мамаев и В.Н. Струков(54) УСТРОЙСТВО ДЛЯ ВЫПОЛНЕНИЯ ОПЕРАЦИЙ УМНОЖЕНИЯ И ДЕЛЕНИЯ Изобретение относится к" вычисли"тельной технике и может применяться вифровых устройствах в качестве моуля для построения узла умножения иделения произвольной разрядности,причем для построения Б-разрядногоузла, где Б = в и (и " разрядностьмодуля; в - натуральное число), требуется в таких модулей без использо Ования дополнительного оборудования.Изобретение может быть реалиэованов любом исполнении, включая исполнение в виде отдельной большой интегральной схемы (БИС). В устройствеиспользуются иитерациойные алгоритмы умножения на два разряда и,деления беэ восстановления остаткас получением на каждом шаге одногоразряда частного.Известно устройство, реализованное в виде БИС и содержащее матрицусумматоров, на вход которой по двумнезависимым магистралям подаютсямно.жимое и множитель, а результат снимается с ее выхода на третью магистраль 1,Однако данная .схема не выполняетоперацию деления, а для построенияН-разрядного узла умножениЮ требуетсяв зависимости от способа реализации 30 по в таких БИС, а также дополнительное оборудование для формирования,окончательного результата по произведениям, вычисленным в каждой БИС;Применение такой БИС в небольшихустройствах, например в микро-ЭВМ,где необходимо иметь универсальныйнабор операций при небольшом объемеоборудования, неэФфективно,Наиболее близким к предлагаемоМу . яо технической сущности являетсяустройство, содержащее блок приема и выдачи, блок суммирования, регистр, мультиплексори блок управления, причем первый информационный вход блока приема и выдачи соединен с инФормационной шиной первого операнда, первый информационный выход регистра соединен с первым информационным входом мультиплексора, выход которого соединен с первым информационным входом блока суммирования., первый выход которого соединен с первым вхо. дом блока управления, первый и второй выходы которого соединены соответственно с первым н вторым управляющими входами блока приема и выда- чи, третий, четвертый и пятый выХоды блока управления соединены со 955038 2015 2 О 40 50 55 60 ре лемента ИЛИ и тринадцать элементов И, причем вход первого элементаНЕ соединен с первыми входами первого, второго, третьего, четвертого и пятого, элементов И и информационным входом первого триггера и является шестым входом узла выработкиуправляющих сигналов, первые входышестого, седьмого, восьмого, девятого и десятого элементов И объединеныи соединены со вторыми входами третьего, четвертого и пятого элементов Ии являются первым входом узла выработки управляющих сигналов, первыевходы одиннадцатого, двенадцатого итринадцатого элементов И объединеныи являются вторым входом узла выработки управляющих сигналов, входысинхронизации первого и второго триггеров объединены и являются третьимвходом узла выработки управляющихсигналов, входы сброса первого, второго и третьего триггеров объединеныи являются девятым вХодом узла выработки управляющих сигиалов, информационный вход второго триггера соединен с выходом первого элемента ИЛИ,первый и второй входы которого соединены соответственно с выходами первого и второго элементов И, второйвход первого элемента И соединен спрямьщ выходом второго триггера, вторыми входами седьмрго, девятого идесятого элементов И, третьим входомчетвертого элемента И, четвертыйвход которого соединен с третьим входом седьмого и пятого элементов И, выходом второго элемента НЕ,вход которого соединен со вторым входом второго элемента И и является седьмым входом узла выработки управляющих сигналов, информационный входтретьего триггера является пятым входом узла выработки управляющих сигналов, прямой выход первого триггера соединен со вторыми входами восьмогои одиннадцатого элементов И,инверсныйвыход первого триггера соединен со вторым входом двенадцатого и третьим входом девятого элементов И, прямой выхбд третьего триггера соединен с третьим входом восьмого и четвертым входом девятого элементов И, инверсный выход третьего триггера соединен со вторыми входами шестого и двенадцатого элементов И, третьими входами третьего, десятого и одиннадцатого элементов И, четвертыми входами пятого и седьмого элементов И и пятым входом четвертого элемента И, четвертый вход третьего элемента И соединен с третьим входом шестого, четвертым входом десятого элементов И и входом второго элемента НЕ, пятый вход третьего элемента И соединенс инверсным выходом второго триггера, четвертыми входами пятого, шестого и восьмого элементов И, выход первого 10 25 ЗО 35 элемента НЕ соединен с пятыми входами шестого, седьмого и десятого элементов И, выходы одиннадцатого, третьего и четвертого элементов И соединены соответственно с первым, вторыми третьим входами первого элементаИЛИ, выход которого является первЫмвыходом узла выработки управляющихсигналов, выходы шестого, седьмого,восьмого, девятого и двенадцатогоэлементов И соединены соответственнос первым, вторым, третьим, четвертым и пятым входами второго элемен; та ИЛИ, выход которого является вторым выходом узла выработки управляющихсигналов, выходы пятого и десятого элементов И соединены соответственно с первым и вторым входами третьего элемента ИЛИ, выход которого является третьим выходом узла выработки управляющих сигналов, выход тринадцатого элемента И является четвертым выходом узла выработки управляющих сигналов.5. Устройство чо пп. 1 и 2 о т - л и ч а ю щ е е с я тем, что блок суммирования содержит сумматор, регистр, два элемента И и группу эле-ментов И, причем входы суммирования сумматора являю тс я соответс твен но первыми входами блока суммирования, вход переноса младшего разряда сумматора является пятым входом блока суммирования, выходы сумматора соединены соответственно с информационными входами регистра, второй информационный вход которого является третьим входом блока суммирования и соединен с выходом первого элемента И, вход нулевого разряда регистра является вторым входом блока суммирования и соединен с выходом второгоэлемента И, первый вход которого соединен с выходом нулевого разряда регистра, выход (0-1),-го разряда которого соединен с первым входом первого элемента И, вторбй вход которого соединен со входом управлениясдвигом влево регистра и являетсявторым управляющим входом блОка суммирования, второй вход второго элемента И соединен со входом управления сдвигом вправо регистра и является первым управляющим входом блока суммирования, третий информационныйвход регистра является четвертым входом блока суммирования, выходы регистра соединены соответственно с первыми входами элементов И группы и входами переноса сумматора, выход (П)-го разряда которого является третьим выходом блока суммирования, выход первого младшего разряда регистра является четвертым выходом блока суммирования, выход второго младшего разряда является первым выходом блока суммирования, вторйе входы элементов И группы объединены и являются третьим управляющим входом блока суммирования выходы элементов И группы являются вторым выходом блока суммирования.6. Устройство по пп. 1 и 2, о тл и ч а ю щ е е с я тем, что блок приема и выдачи содержит регистр, элемент И и группу элементов И, причем информационные входы регистра являются первым входом приема и.соединены соответственно с выходами эле 10 ментов И группы, первые входы которых соединены соответственно с выходами регистра, выход (Н)-го разряда которого соединен с первым входом элемента И, второй вход которого соеди нен сб входом управления сдвигом впра,во регистра и является первым управлякщим входом блока приема и выдачи, выход элемента И соединен со входом (-1)-го разряда регистра и является 2 О вторым входом блока,приема и выдачи вход управления сдвигом влево регистра является вторым управляющим входомблока приема и выдачи, вход (- " "оразряда регистра является четв:цмвходом блока приема и выдачи, вход нулевого разряда регистра являетсятретьим входом блока приема и выдачи,выходы нулевого и первого разрядоврегистра являются соответственновторым и первым выходами блока приема и выдачи, вторые входы элемент,тов И группы объединены и являютсятретьим управляющим входом блока йриема и выдачи. Источники информации,принятые во внимание при экспертизе1. Патент США Р 3961750,кл. 6 06 Р 7/52, 1976.2. Дроздов К.А. и др. Электронныецифровые вычислительные машины.Воениздат, 1968 с. 432-437(прототип);955038 оставитель Л. Медведеваехред А.Ач Корректор Е. Рош Реда Л, Пчелинская Закаэ 643 илиал ППП Патентф, г, Ужгород, ул. Проектная 4У 52 тиражВНИИПИ ГосуДаРспо делам изо113035, Москва, Ж 31енноготеиийРаушс Подписноекомитета СССРи открытийкая наб д. 4/5в 15 20 25 30 50 55 60 65 ответственно с первым, вторым итретьим управляющими входами мультиплексора, шестой и седьмой выходыблока управления соединены соответ-ственно с перным и вторым управляющими входами блока суммирования. Недостатки известного устройства одномагистральность структуры, вследстние чего исходные операнды загружаются н устройство по очереди, что в конечном счете увеличивает общее время выполнения операций; получение по и-разрядным .перандам только и старших разрядов произведения или и разрядов частного, что вообще недопустимо при выполнении операций целых .числах и весьма ограничиваетвычислительные возможности устройства в режимах работы с фиксированнойнли плавающей запятой, организациивычислений с двойной точностью ит,д.;.отсутствие свойства модульности, т,е. при заданной разрядностиустройства нельзя простым соединением нескольких таких устройств бездополнительного оборудования получить устройства большей разрядности. Цель изобретения - повышение быстродействия и .расширение функциональных возможностей за счет выполнения операций над целыми числами и числами с плавающей запятой и обеспечения свойства модульности.Поставленная цель достигается тем,что в устройство введены дна элемента И и коммутатор, причем второй информационный вход блока приема и выдачи соединен с информационной шиной (и)-го старшего разряда первого операнда устройства, третий информационный вход блока приема и выдачи соединен с информационной шиной ну- левого разряда первого операнда устройства, вторым входом блока управления и выходом первого элемента И, информационный вход регистра соединен с информационной шиной второго операнда устройства и первым выходом блока суммирования, третий выход которого является, выходом переноса из(и)-го старшего разряда устройстна,а четвертый выход - выходом двухмладших разрядов устройства, третийвход блока управления соединен с информационной шиной страшего разряда очередной пары разрядов первогооперанда устройства и выходом второго элемента И, первый и второй выходы блока приема и выдачи соединенысоответственно с первыми входамипервого и второго элементов И, вторые входы которых. объединены и подключены к восьмому выходу блока управления, второй выход регистра соединен с первым входом коммутатора,второй вход которого соединен с четвертым входом блока управления иявляется входом управления коммута 35 40 45 цией устройства, а третий вход - с первым управляющим входом мультиплек. сора, второй информационный вход которого является входом нулевого разряда второго операнда устройства, пятый, шестой и седьмой входы блока управления соединены соответственно с шинами запуска, завершения опера- ции и счета устройства, восьмой вход блока управления является входом синхронизации устройства, девятый вход блока управления соединен с тре.тьим управляющим входом блока суммирования и третьим управляющим входом блока приема и выдачи и являетСя входом сброса устройства,четвертый вход блока приема и выдачи является входом (и) -го старшего разряда первого операнда устройства, второй информационный вход блока суммирования соединен с информационной шиной двух младших разрядов устройства, третий информационный вход блока суммирования соединен с информационной шиной (и)-го старшегоразряда второго операнда устройства, четвертый и пятый информационные нходы блока суммирования являются соответственно входами (и)-го старшего разряда второго операнда и переноса в младший разряд устройства, выход коммутатора является ныходом переноса из (и) -го старшего разряда устройства.В устройстве блок управления содержит узел формирования признака активности, дешифратор, узел выработки управляющих сигналов, счетчик, триггер, элемент НЕ, восемь элементов И, два элемента ИЛИ,. причем первый вход узла формирования признака активности соединен с первыми входами узла выработки управляющих сигналов, первого, второго, третьего и четвертого элементов И и первым выходом дешифратора, второй выход которого соединен с перными входами пятого, шестого и седьмого элементов И, вторыми входами узла выработки управляющих сигналов и узла формирования признака активности и является шестым выходом блока управления, выход узла формирования признака активности соединен с управляющим входЬм счетчика, вторыми входами первого и седьмого элементов И и является восьмым выходом блока управления, выходы первого и седьмого элементов И являются соответственно первым и вторым выходами блока управления, третий вход узла формирования признака активности соединен со входом элемента НЕ, вторыми входами третьего, четвертого, пятого элементов И и первым входом носьмого элемента И и является четвертым входом блока управления, четвертый вход узла формиронания признака активнрсти соединен сосчетным входом счетчика и третьимвходом узла выработки управляющихсигналов и является восьмым входомблока управления, пятый вход узлаформирования признака активностисоединен с прямым выходом триггера.и третьим входом третьего элемента И,шестой вход узла формирования признака активности является девятым входом блока управления и соединен с информационным входом триггера, вхо дом сброса счетчика, входом дешифратора и четвертым входом узла выработки управляющих сигналов, пятыйвход которого является шестым входомблока управления, а шестой вход соединен с выходом восьмого элемента Ии является вторым входом блока управления, седьмой вход узла выработки управляющих сигналов является,третьим входом блока управления,первый, второй, третий .и четвертыйвыходы узла выработки управляющихсигналов являются соответственнотретьим, четвертым, пятым и седьмымвыходами блока управления, выходстаршего разряда счетчика соединенсо входом сброса триггера, выходВ)-го разряда счетчика соединенс седьмым входом узла формированияпризнака активности, вторым входомвторого элемента И и третьим входомчетвертого элемента И, выход Я)-горазряда счетчика соединен со вторымвходом шестого элемента И и восьмымвходом узла формирования признакаактивности, девятый вход которогоявляется пятым входом блока управления и соединен с выходом шестогоэлемента И, выход элемента НЕ соединен с третьим входом второго элемента И, выход которого соединен спервым входом элемента ИЛИ, второйвход которого соединен с выходомтретьего элемента И, а выход - стретьим входом пятого элемента И идесятым входом узла формированияпризнака активности и является седьмым входом блока управления, выходчетвертого, элемента И соединен спервым входом второго элемента И,второй вход которого соединен с выходом пятого элемента И, а выход -с пятым входом узла выработки управляющих сигналов,Узел формирования признака активности содержит элемент НЕ, дваэлемента ИЛИ, триггер и пять элементов И, причем первые входы пятиэлементов И объединены и являютсячетвертым входом узла формированияпризнака активности, вторые входыпервого и второго элементов И объединены и являются первым входомузла формирования признака активности, третий вход первого элемента И является девятым входом узла формирования признака активности,вход элемента НЕ соединен со вторымвходом третьего элемента И и являет"я третьим входом узла формирования признака активности, а выход "5 со вторым входом четвертого элемента И, выход которого соединен спервым входом первого элемента И,второй и третий входы которого соединены соответственно с выходамипервого и третьего элементов И, а,выход - с информационным входомтриггера, вход сброса которого соединен с выходом второго элемента ИЛИ,первый и второй входы которого сое 15 динены соответственно с выходами пятого и второго элементов И, третийвход второго элемента ИЛИ являетсяшестым входом узла формирования признака активности, второй вход пятого20 элемента Иявляется седьмым входомузла формирования признака активности, третьи входы третьего, четвертого и пятого элементов И объединеныи являются вторым входом узла фор 25 мирования признака активности, четвертый вход третьего элемента И является пятым входом узла формирования признака активности, третий входвторого элемента И является восьмым30 входом узла формирования признакаактивности, четвертый вход четвертого элемента И является десятым входом узла формирования признака активности, единичный выход триггераявляется выходом узла формированияЗ 5 признака активности,Узел выработки управляющих сигналов содержит два элемента НЕ, тритриггера, четыре элемента ИЛИ и тринадцать элементов И, причем вход40 первого элемент НЕ соединен с пер.выми входами первого, второго,третьего, четвертого и пятого элементов И и информационным входом.первого триггера и является шестым45 входом узла выработки управляющихсигналов, первые входы шестого,седьмого, восьмого, девятого и десятого элементов И объединены и сое-динены со вторыми входами третьего,50 четвертого и пятого элементов И иявляются первьм входом узла выработки управляющих сигналов, первыевходы одиннадцатого, двенадцатогои тринадцатого элементов И объеди 55иеныи являются вторым входом узлавыработки управляющих сигналов,входы синхронизации первого и второго триггеров объединены и являютсятретьим входом узла выработки управляющих сигналов, входы сброса перво 0 го, второго и третьего триггеровобъединены и являются девятым входом узла выработки управляющих сиг-.налов, информационный вход второготриггера соединен с выходом первого65 элемента. ИЛИ, первый и второй входы510 15 которого соединены соответственнос выходами первого и второго элемен,тов И, второй вход первого элементаИ соединен с прямым выходом второготриггера, вторыми входами седьмого,девятого и десятого элемента И и третьим входом четвертого элемента И,четвертый вход которого соединен стретьими входами седьмого и пятогоэлементов И, выходом второго элемента НЕ, вход которого соединен совторым входом второго элемента И иявляется седьмым входом узла выработки управляющих сигналов, информационный вход третьего триггераявляется пятым входом узла выработкиуправляющих сигналов, прямой выходпервого триггера соединен со вторыми входами восьмого и одиннадцатого элементов И, инверсный выход первоготриггера соединен со вторым входомдвенадцатого и третьим входом девятого элементов И, прямой выход третьего триггера соединен с третьим входом восьмого и четвертым входом девятого элементов И, инверсный выходтретьего триггера соединен со вторыми входами шестого и двенадцатогоэлементов И, третьими входами третьего, десятого и одиннадцатого элементов И четвертыми входами пятогои седьмого элементов И и пятым входом четвертого элемента И, четвертый вход третьего элемента И соединен с третьим входом шестого, четвертым входом десятого элементов Ии входом второго элемента НЕ, пятыйвход третьего элемента И соединен синверсным выходом второго триггера, четвертки входами пятого,.шестого и восьмого элементов И, выходпервого элемента НЕ соединен с пятыми входами шестого, седьмого идесятого элементов И, выходы одиннадцатого, третьего и четвертогоэлементов И соединены соответственно с первьм, вторым и третьим входами первого элемента ИЛИ, выходкоторого является первым выходом узла выработки управляющих сигналов,выходы шестого, седьмого, восьмого, девятого и двенадцатого элементов И соединены соответственно с первым,вторым, третьим, четвертым и пятымвходами второго элемента ИЛИ, выход которого является вторьк выходом узла выработки управляющих сигналов, выходы пятого и десятого элементов И соединены соответственно с первым и вторым входами третьего элемента ИЛИ, выход которого является третьим выходом узла выработки управляющих сигналов, выход тринадцатого элемента И является четвертым выходом узла выработки управляющих сигналов.Блок суммирования содержит сумматор, регистр, два элемента И,. руппу элементов И, причем входысуммирования сумматора являются соответственно первыми входами блокасуммирования, вход переноса младшего разряда сумматора является пятымвходом блока суммирования, выходысумматора соединены соответственнос информационными входами регистра,второй информационный вход которогоявляется третьим входом блока суммирования и соединен с выходом первого элемента И, вход нулевого разряда регистра является вторымвходом блока суммирования и соединен с выходом второго элемента И,первый вход которого соединен с выходом нулевого разряда регистра, выход (и)-го разряда которого соединен с первым входом первого элемента И, второй вход которого соединен со входом управления сдвигом влеворегистра и является вторым управляющим входом блока суммирования, второй вход второго элемента И соединен со входом управления сдвигомвправо регистра и является первымуправляющим входом блока суммирования, третий информационный вход регистра является четвертью входомблока суммирования, выходы .регистрасоединены соответственно с первымивходами элементов И группы и входами переноса сумматора, выход (и) -го разряда которого является третьимвыходом блока суммирования, выходпервого младшего разряда регистра является четвертым выходом блока суммирования, выход второго младшегоразряда является первым выходом блока суммирования, вторые входы элементов И группы объединены и являются третьим управляющим входом блока суммирования, выходы элементов Игруппы являются вторым выходом блока суммирования. Блок приема и выдачи содержит регистр и элемент И, группу элементов И, причем информационные входы регистра,являются первым входом блока приеМа и выдачи и соединены соответственно с выходами элементов И группы, первые входы которых соединены соответственно с выходами регистра, выход(и)-го разряда которого соединенс первым входом элемента И, второйвход которого соединен со входомуправления сдвигом вправо регистра иявляется первым управляющим входомблока приема и выдачи, выход элемента И соединен со входом (и)-горазряда регистра и является вторымвходом блока приема и выдачи, входуправления сдвигом влево регистраявляется вторым управляющим входомблока приема и выдачи, вход (и)-горазряда регистра является четвертымвходом блока приема и выдачи, входнулевого разряда регистра является,третьим входом блока приема и выдачи, выходы нулевого и первого разрядов регистра являются соответственно вторым и первым выходами блокаприема и выдачи, вторые входы элементов И группы объединены и являются третьим управляющим входомблока приема и выдачи.На фиг. 1 представлена структурная схема устройства; на фиг.2 -структурная схема блока управления;на фиг. 3 - функциональная схемаузла формирования признака активности) на фиг. 4 - схема соединенийЮ-разрядного, устройства для выполнения операций умножения и деления(модуль); на фиг. 5 - схема соединений нескольких модулей при организации Ю-разрядногоустройства длявыполнения операций умножения и деления (где = и 1 и, причем О - разрядность операндов, й - количество модулей); на.фиг. б - Функциональнаясхема узла выработки управляющих сигналов; на фиг. 7 - функциональнаясхема блока суммирования; на фиг. 8Функциональная схема блока приемаи выдачи.Устройство содержит блок 1 приема и выданьи, регистр 2, блок 3 суммирования, мультиплексор 4, блок 5управления, коммутатор б, элементы7 и 8 И, информационные и-разрядныешины 9 и 10 операндов, информационную шину 11 нулевого разряда первогооперанда, информационную шину 12старшего разряда очередной пары разрядов первого операнда, информационную шину 13 (и)-го старшего разряда первого операнда, вход 14, информационную шину 15 младших двух .разрядов сумматора, информационнуюшину 16 (и)-го старшего разрядавторого операнда, информационнуюшину 17 (и)-го старшего разрядавторого операнда, входы 18 - 22,шуну 23 запуска, шину 24 завершенияоперации, шину 25 счета, выходы26-28.Блок 5 имеет выходы 29-36 н вход37 содержит узел 38 выработки управляющих сигналов, дешифратор 39, счетчик 40, узел 41 формирования признака активности, триггер 42, элементы43-50 И, элементы 51 и 52 ИЛИ, элемент 53 НЕ и служит для выдачи. Управляющих сигналов. Дешифратор 39имеет выход 54. Счетчик 40 имеет выходы 55 и 56 переноса соответственно из (и)-го и (и)-го разрядов,Триггер 42 имеет прямой выход 57 ивход 58 сброса.Узел 41 содержит триггер 59, элементы 60 и 61 ИЛИ, элементы 62-66 И,элемент 67 НЕ,п-разрядное устройство для выполнения операций умножения и деления может быть построено в виде модуля 68, который является одновремен.но и младшим и старшим, т,е. еговход 20 подключается к источнику питания устройства, вход 18 заземляется, шины 13 и 15, 23 и 25 объединяются, вход 14 объединяется с выходом 28, а вход 19 - с выходом 26. На фиг. 5 показано соединение мо 10 дулей 68 с 0-го по (в)-й для организации устройства для выполненияопераций умножения и деления произвольной разрядности.Узел 38 содержит триггеры 69-71,элемент 72 НЕ, элементы 73-85 И;элементы 86-89 ИЛИ, .элемент 90 НЕ.Блок 3 суммирования, который служит для вычисления частичных произведений и остатков, содержит сумматор 91, регистр 92 со схемой сдвигавправо на два разряда и влево наодин разряд, элементы 93 и 94 И и 95группу элементов И.Блок 1 приема и выдачи служит дляприема и разрядов множителя и п разрядов младшей половины делимоготакже для последовательного Формирования и разрядов младшей половиныпроизведений и и разрядов частногои содержит группу 96 элементов И, ЗО элемент 97 И и регистр 98 со схемойсдвига вправо на два разряда и влево на один разряд.Мультиплексор 4 служит для передачи в блок 3 содержимого регистра 2 35 в прямом коде со сдвигом влево наодин разряд, в обратном коде, длявыдачи кода 01 и в прямом коде,Коммутатор б осуществляет коммутацию стараего (и)-го разряда ре гистра 2 или скгнала из блока 5 иэлементов 7 и 8 И.Выполнение операции умножения основано на последовательном анализепар разрядов множителя, начиная с 45 его младших Разряцов, а деление использует алгоритм деления без восстановления .остатка. Работа устройствасинхронизируется синхроимпульсами,которые поступают в модули 68 через 5 О входы 22.Устройство при выполнении операций работает в следующей последовательности.Умножение.Исходные операнды - множимое имножитель - загружаются параллельно через шины 9 и 10 соответственнов блок 1 и регистр 2. Код операциидешифрируется дешифратором 39, который выдает сигнал логической едини О цы на выход 54.По сигналу фУстановф, которыйподается на вход 21 модулей, устройство переводится в исходное состояние. Этот сигнал сбрасывает9 11 65 счетчик 40, устанавливает вББ-триггер 4 2, сбрасывает кБ-триггер 59 узла 41 и переводит Узел 38 н исходное состояние. Единичное значение ВБ-триггера 42 в старшем модуле проходит через элемент 44 И и элемент 51 ИЛИ и выдается на шины 25как сигнал запуска счетчика. Сигналзапуска поступает через шину 23младшего модуля и разрешает подачусинхроимпульса через элемент 62 Ии элемент 60 ИЛИ на информационныйвход .ВБ в тригге 59, который хранитпризнак активности модуля, и устанавливает его в единичное состояние. ВБ-триггер 42 сбрасывается при единичном значении сигнала переносаиз 0-го разряда счетчика 40 на первом его выходе., При единичном значении признака активности разрешается работа счетчика 40, который посинхроимпульсам отсчитывает число циклов алгоритма Умножения. В активном модуле из узла 5 управления выдается в каждом цикле через элемент48 И на выход 29 сигнал сдвига множителя в блоке 1 вправо на два разряда. Выходы двух младших разрядов блока 1 через элементы 7 и 8 И выдаются на шины 11 и 12. Если модуль не активен, то в блоке 1 не происходит сдвиг и младшие разряды его не выдаются. Сигналы с выходов элементов 7 и 8 И активного модуля, поступают по шинам 11 и 12 всех модулей в узлы 38. По этим сигналам и с учетом возможных переносов из предыдущих пар разрядов узла 38 в каждом модуле выдается сигнална один из выходов 32, 33 или 34. По единичному значению сигнала на выходе 32 множимое в регистре 2 выдается .в блок 3 через мультиплексор 4 в обратном коде. Одновременно через коммутатор б в старшем модуле на его выход 26 выдается сигнал 1, который через вход 19 младшего 0-го модуля подается на вход младшего разряда его блока 3 как входной перенос. Во всех остальных случаях старший модуль выдает на выход 26.сигнал Оф. По единичному значениюсигнала на выходе 33 множимое передается в блок 3 в прямом коде, а по единичному значению сигнала на выходе 34 множимое передается в прямом коде со сдвигом влево на один разряд. В этом случае старший разряд множимого в регистре 2 в каждом модуле, кроме старшего, выдается на выход 26 и поступает на вход младшего разряда мультиплексора 4 в соседнем более стараем модуле и заполняет младший освободившийся при сдвиге разряд множимого в этом модуле. В младшем модуле этот разряд заполняется нулем, который поступает с его входа 18, Если на всехвыходах 32,33 и 34 присутствует нулевой сигнал, то в блок 3 во всехмодулях передается код 0. Впервом цикле в блоке 3 множимоескладывается с кодом 0. По единичному значению сигнала на выходе35, который выдается узлом 38 в каждом модуле, полученное частичноепроизведение сдвигается вправо на 1 О два разряда. ОДновременно производится сдвиг множителя на два разряда вправо в активном модуле. Младшие два разряда содержимого блока 3в каждом модуле выдаются на шину 15 15 и выход 28. Эти два разряда с шины 15 и выхода 28 младшего модуля(очередные два разряда младшей половины произведения) поступают через шину 13 и вход 14 на вход стар ших двух разрядов схемы сдвига регистра 1 активного модуля и заполняют освободившиеся при сдвиге разряды регистра 1, В других модуляхсигналы с шины 15 и выхода 28 посту пают через шину 16 и вход 17 на входы старших разрядов схемы сдвигаблока 3 более младшего модуля и заполняют освободившиеся при сдвигестаршие разряды. В старшем модуле эти"разряда заполняются значением знака частичного произведения. По исте- .чении очередных и/ 2-1 циклов с выхода переноса из В)-го разрядасчетчика 40 в блоке 5 активного модуля, если он не старший, выдается З 5 единичный сигнал на выход 56, Этотсигнал поступает на вход узла 41этого модуля, разрешает прохождениесинхроимпульса через элемент 65 Иэлемент 61 ИЛИ на вход В ВЯ-тригге ра 59 и сбрасывает признак активности модуля. К этому времени все разряды множителя в активном модулеоказываются выдвинутыми из его блока 1, а вместо них в блоке 1 сформи рованы и разрядов младшей половиныпроизведения. Одновременно со сбросом признака активности этот сигналчерез элемент 43 И и элемент 51 ИЛИвыдае тс я на шину 25 и пос тупае т че рез шину 23 соседнего более старшего модуля на вход его узла 41 и переводит его в активное состояниеПосле формирования последних и разрядов младшей половины произведения 5 в старшем модуле единичный сигнална шине 56, выданный из его счетчика 40, проходит через элемент 45 Ии элемент 52 ИЛИ на шину 24, который поступает на шины 24 всех модулей и воспринимается как сигналзавершения операции. Этот сигнал поступает в каждом модуле в узле 38,По этому сигналу выполняется коррекция старшей половины произведенияв блоках 3 модулей. Результат опе рации умножения считывается по шинам 9 и 10 с блока 1 (младшая половина произведения) и блока 3 (старшая половина) . Деление.Операция деления выполняется вдва этапа,На первом этапе в блоки 3 черезрегистры 2 и мультиплексор 4 пошине 10 загружается старшая половинаделимого.На втором этапе через шины 9и 10 всех модулей параллельно. в блок1 и регистр 2 загружаются соответственно младшая половина делимогои делитель, Дешифратор 39 выдает вэтом случае сигнал логической единицы на второй выход.Сигнал Установ со входа 21каждого модуля сбрасывает в 10счетчик 40, устанавливает в 1триггер 42 и переводит узел 38 висходное состояние. Единичное значение сигнала на выходе 57, котороевыдается с выхода КЯ-триггера 42 встаршем модуле, разрешает прохождение синхроимпульса через элемент64 И и элемент 60 ИЛИ на информационный вход КЯ-триггера 59, которыйустанавливает его в единичное значение, т.е. старший модуль перехо-,дит в активное состояние и запускается его счетчик 40. В активном модуле при делении иэ узла 38 черезэлемент. 49 И на выход 30 выдаетсяв каждом цикле сигнал сдвига регистра 98 блока 1 влево на один разряд.В первом цикле по единичному значению сигнала на выходе 32 через мультиплексор 4 в блок 3 выдается обратный код делителя, который складывается со старшей половиной делимого. Одновременно как и при умножении на выход 26 старшего модуля выдается единичный сигнал с выхода 33через коммутатор б. Во всех остальных циклах узел 38 выдает единичныйсигнал на выход 32 или 33 в зависимости от знака предыдущего частичного остатка. Знак частичного остатка из блока 3 в каждом модуле .поступает по выходу 37 в узел 38, которыйпо нему выдает на вход элемента 50 Изначение очередного разряда частного. В старшем модуле этот сигнал выдается на шину 11 После вычисленияочередного частичного остатка содержимое регистра 92 блока 3 в каждоммодуле сдвигается влево на один разряд. При этом сигнал с выхода егостаршего разряда выдается на шину 16,который через шину 15 поступает навход младшего разряда регистра 92блока 3 соседнего более старшегомодуля и заполняет освободившийсяпри сдвиге младший разряд. В младшем модуле на его шину 15 поступаетсигнал с выхода старшего разряда регистра 98 блока 1 активного модуля,который выдается на шину 13. В младший разряд регистра 98 блока 1 активного модуля при его сдвиге влевозаписывается очердной разряд частного, который поступает с шины 11 изстаршего модуля, По истечении очеред-,ных (и) циклов с выхода переноса(Е)-го разряда счетчика 40 в блоке5 активного модуля выдается единич 10 ный сигнал на выход 55. Этот сигналпоступает на вход узла 41 этого модуля и разрешает прохождение синх-роимпульса через элемент 66 И и элемент 61 ИЛИ на вход сброса КЯ-триг 15 гера 59 и сбрасывает признак активности модуля. К этому времени всеразряды младшей половины делимого вактивном модуле оказываются выдвинутыми из регистра 98 блока 1 в ре 20 гистр 92 блока 3 ютадшего модуля, авместо них в регистре 98 сформированы очередные и разрядов частного.Одновременно со сбросом признакаактивности сигнал с выхода 55 через25 элемент 47 И выдается на шину 23 ипоступает через шину 25 соседнего5 олее младшего модуля на вход его узла 41 и переводит модуль в активноесостояние. После формирования послед 30них и разрядов частного из младшегомодуля выдается на его шину 23 сигнал, который через шину 25 поступаетв блок 5 старшего модуля. Этот сигналпроходит через его элемент 46 И иэлемент 52 ИЛИ, выдается на шину 24,поступает на шины 24 всех модулей ивоспринимается как сигнал завершенияоперации. По этому сигналу производится при необходимости коррекция остатка в блоках 3 всех модулей. Резуль 40 тат операции деления считывается пошинам 9 и 10 и з блока 1 (частное)и, блока 3 (остаток),С помощью предлагаемого устройства можно непосредственно выполнятьумножение целых чисел, кодов, чиселсо знаком, представленных в Формефиксированной запятой, с получениемполноразрядного произведения. Можно50,выполнять деление двойного слова наодинарное с получением точного частного и остатка. Старшая и младшаячасти произведения или результатыоперации деления могут быть по отдельности или одновременно считаныс шин 9 и 10. Кроме этого, возможность получатьполноразрядное произведение, точное частное и остатокпредоставляет гибкие средства проводить округление окончательных резуль 44) татов, эффективно выполнять операцииумножения и деления с двойной и т.д,точностью, операции с плавающей запятой, а также испольэовать указанное устройство в качестве универсаль 65 ного сдвигателя кодов на произволь 1 б95503815ное число разрядов. Рредлагаемое устройство эффективнее прототипа и по быстродействию за счет одновременной подачи операндов и выдачи результатон на две магистрали. Кроме того устройство обладает и свойством расф ширяемости, т,е, оно может раасматриваться как отдельный и- разрядный модуль, на базе которого беэ дополнительных затрат оборудования простым соединением модулей могут быть получены устройства произвольной разрядности, кратной и. Введение в блок упранления устройства узла формирования признака активности позволяет произнодить сдвиги множителя и част ного независимо н каждом модуле, что дает экономию числа внешних ныводов модуля, что особенно важно при реализации устройства в виде БИС.20Формула изобретения 1. Устройство для выполнения операций умножения и деления, содержащее блок приема и выдачи, блок сум-. мирования, регистр, мультиплексор и блок управления, причем первый инФормационный вход блока приема и выдачи соединен с информационной шиной первого операнда, первый информационный выход регистра соединен с первым информационным входом мультиплексора, выход которого соединен с первым информационным входом блока суммирования, первый выход которого З 5 соединен с первым входом блока управления, первый и второй выходы которого соединены соответственно с первым и вторым управляющими входа- ми блока приема и выдачи, третий, 4 О четвертый и пятый выходы блока управления соединены соответственно с первым, вторым и третьим управляющими входами мультиплексора, шестой и седьмой выходы блока управления со- Д 5 единены соответственно с первым и вторым управляющими входами блока суммирования, о т л и ч а ю щ е е с я тем, что, с целью повышения быстродействия и расширения функциональных воэможностей за счет выполнения операций над целыми числами, числами с плавающей запятой и обеспечения свойства модульности, в него введены дна элемента И и коммутатор, причем второй информационный вход блока приема и выдачи соединен с информационной шиной (и)-го старшего разряда первого операнда устройства, третий информационный вход блока приема соединен с информационной шиной нулевого разряда первого операнда устройства, вторым входом блока управления и выходом первого элемента И, информационный вход регистра соединен с инФормационной 65 шиной второго операнда устройства и первым выходом блока суммирования, третий выход которого является выходом переноса из ( -1)-го старшего разряда устройства, а четвертый ныход - выходом двух младших разрядов устройства, третий вход 6 лока управления соединен,с информационной шиной старшего разряда очередной пары разрядов первого операнда устройства и ныходом второго элемента И, первый и второй выходы блока приема и выдачи соединены соответственно с первыми входами первого и второго элементов И, вторые входы которых обаединены и подключены к носьмому выходу блока управления, второй выход регистра соединен с первым входом коммутатора, второй вход которого соединен с четвертым входом блока управления и является входом управления коммутацией устройства, а третий вход - с первым управляющим входом мультиплексора, второй ин-. формационный вход которого янляется входом нулевого разряда второго операнда устройства, пятый, шестой и седьмой входы блока управления соединены Соответственно с шинамй запуска, завершения операции и счета устройства, восьмой вход блока управле-, ния является входом синхронизации устройства, девятый вход блока управления соединен с третьим упранляющим входом блока суммирования и третьим управляющим входом блока приема и выдачи и является нходом сброса устройства, четвертый вход блока приема и выдачи является входом (й)-го старшего разряда первого операнда устройства, второй информационный вход блока суммирования соединен с информационной шийой двух младших разрядов устройства, третий информационный вход блока суммирования соединен с информационной шиной (6-1)-го старшего разряда второго операнда устройства, четвертый и пятый,информационные входы блока суммиронания являются соответственно входами (П)-го старшего разряда второго операнда и переноса н младший разряд устройства, выход коммутатора является выходом переноса из (П)-го старшего разряда устройства.2. Устройство по п. 1, о т л и ч а ю щ е е с я тем, что блок уп- равления содержит узел формирования признака активности, дешифратор, узел выработки управляющих сигналов, счетчик, триггер, элемент НЕ, восемь элементов И и два элемента ИЛИ, причем первый вход узла формирования признака активности соединен с первыми входами узла выработки управляющих сигналов, первого, второго, третьего и четвертого элементоя И и первымвыходом дешифратора, второй выход которого соединен с первыми входами пятого, шестого и седьмого элементов И и вторыми входами узла выработки управляющих сигналов и узла формирования признака активностиявляется шестым выходом блока упавления, выход узла формирования ризнака активности соединен с управляющим входом счетчика и вторыми входами первого и седьмого элементов И и является восьмым выходом блока управления, выходы первого и седьмого элементов И являются соответственно пеРвым и вторым выходами блока управления, третий вход узла Формирования признака активности соединен со входом элемента НЕ,торыми входами третьего, четвертого, пятого элементов И и первым вхоом восьмого элемента И и является етвертым входом блока управления, четвертый вход узла Формирования признака активности соединен со счетным входом счетчика и третьим входом узла выработки управляющих сигналов и является восьмьм входом блока управления, пятый вход узла формирования признака активности соединен с прямым выходом триггера и третьим входом третьего элемента И, шестой вход узла Формирования признака активности является девятым входом блока управления и соединен с информационным входом триггера, входом сбро"а счетчика, входом дешифратора и четвертым входом узла выработки управляющих сигналов, пятый вход которого является шестым входом блока управления, а шестой вход соединен с выходом восьмого элемента И и является вторым входом блока управления, седьмой вход узла выработки управляющих сигналов является треть- им входом блока управления, первый, второй, третий и четвертый выходы узла выработки управляющих сигналов являются соответственно третьим, четвертым, пятым и седьмьм выходами блока управления, выход старшего разряда счетчика соединен со входом сброса триггера, выход -2)-го разряда счетчика соединен с седьмым входом узла формирования признака активности, вторьж входом второго элемента И и третьим входом четвертого элемента И, выход (К)-го разряда счетчика соединен со вторым входом шестого элемента И и восьмью входом узла формирования признака ,активности, девятый вход которого является пятым входом блока управления и соединен с выходом шестого элемента И, выход элемента НЕ соединен с третьим входом второго элемента И, выход которого соединен с первым входом элемента ИЛИ, второй входч а ботк 5 два которого соединен с выходом третьего элемента И, а выход - с третьимвходом пятого элемента И, десятымвходом узла формирования признакаактивности и является седьмым Входом блока управления, выход четвертого элемента И соединен с первымвходом второго элемента И, второйвход которого соединен с выходом пятого элемента И, а выход - с пятым0 входом узла выработки управляющихсигналов.3. Устройство по п. 2, о т л и- ч а ю щ е е с я тем, что узел Формирования признака активности содер 15 жит элемент НЕ, два элемента ИЛИ,триггер и пять элементов И, причемпервые входы пяти элементов.И объединены и являются четвертым входомузла формирования признака активности, вторые входы первого и второгоэлементов И объединены и являютсяпервым входом узла формированияпризнака активности, третий входпервого элемента И является девятым25 входом узла формирования признакаактивности, вход элемента НЕ соединен со вторым входом третьего элемента И и является третьим входомузла формирования признака активносЗО ти, а выход - со вторым входом четвертого элемента И, выход которогосоединен с первым входом первого эле"мента И, второй и третий входы которого соединены соответственно с выходами первого и третьего элементовИ, а выход - с информационным входом триггера, вход сброса которогосоединен с выходом второго элемента ИЛИ, первый и второй входы которого соединены соответственно с вы-4 О ходами пятого и второго элемента И,, третий вхоД второго элемента ИЛИявляется шестым входом узла формирования признака активности, второйвход пятого элемента И является 45 седьмым входом узла Формирования.признака активности, третьи входытретьего, четвертого и пятого эле-.ментов И объединены и являются вторым входом узла формирования призна ка активности, четвертый вход третьего элемента Й является пятым входомузла формирования признака активности, третий вход второго элемента Иявляется восьмым входом узла форми рования признака активности, четвертый вход четвертого элемента И является десятьм входом узла формирования признака активности, единичный выход триггера является выходом 6 О узла формирования признака активности.4. Устройство по п. 2, о т л и -ю щ е е с я тем, что узел выраи управляющих сигналов содержитэлемента НЕ, три триггера, четы