Цифровой линейный интерполятор

/2 51) М присоединением заявки 06 2 Гасударственныи комитет Сонета Министров СССР по делам изооретений и открытий23) Приоритет Опубликовано 25.09.76, Бюллетень35 (53 62 1-503.088,8) 45) Дат убликования описания 03.12,7 2) Авторы изобретения А.И, Волков и Г.Е. Ставиц) Заявител 4) ЦИФРОВОЙ ЛИНЕЙНЫЙ ИНТЕРПОЛЯТО близким аибол техническому реш техники и может х графических и матричными орвкже в станках сиспользуюших вычислительно аться в выход втики поль стройствах с линейнь гистрации, а ана ным упрввлении матричные прогрв линейнь олнитель повысить быстродейИзвестен также лин тй интер олятор,оследоили, сумиз выю схему, пегистр, вент знака, один с упрввляющ также облад содержащий собирвтельну вательно соединенные р матор и схему анализа ходов которой соединен дами вентилей 2 Он достаточным быстродей чеющиими вхоет не 25 вием обретение относится к области ввт ганы.Известен цифровой линейный интерполятор, содержащий генератор, устройство изменения частоты по двум координатам, выполненное нв импульсно-потенциальных преобразователях, соединенных с общим делителем частоты, выполненным на триггерах, триггеры, инверторы и вентили (Ц, Однако это устройство имеет низкое быстродействие,нию к предлагаемому интерполятору является цифровой линейный интерполятЬр, содержащий регистры координатных приращений, подключенные к блоку анализа координатвах прирашений и через блоки совпадения кодов - к элементу ИЛИ 131. Этот интерполятор обладает низким быстродействием из-зв отсутствия взаимосвязи между временем интерполирования и соотношением координатных приращений.Цель изобретения -ствие интерполятора.Это достигается тем, что в интерполятор введены блок сравнения, элемент И, блок управления, преобразователи кодов и накапливающие сумматоры, выходы которых подключены ко входам соответствуюших блоков совпадения кодов и управляющим входам блока управления, выход элемента ИЛИ рез блок управления соединен с упрввля ми входами накапливающих сумматоров и одним из входов элемента И, выходы которого подключены к управляющим входам преобразователей кодов, выходы регистров ко 529458ЬХ 2.К где О - максимальное число разрядов в дво-ичном коде приращений дХ и ь У;К - количество общих нулевых старших разрядов в кодах приращений Ь, Х иУ до первого нулевого разряда.Потенциалы с выходов регистров 1 и 2 45 координатных прирашений подаются также на вход блока сравнения 4, осушествляюше - го сравнение приращенийХ и Ь У, На выходе блока сравнения 4 образуется двоичный код 2 , величина которого являет ся ближайшей меньшей или равной величине отношения большего приращения к меньшему: ьхдля ЬХ )Ь для ЬХ -ЬУ Полученное значение 2 определяет пер 1вый шаг интерполирования и управляет работой преобразователей кодов 5, в которых 60 ординатных приращений через блок сравнения подключены ко входам элемента И и накапливающих сумматоров, а выход блока анализа координатных приращений - ко входампреобразователей кодов. бНа чертеже представлена структурнаяэлектрическая схема устройства,Предлагаемый интерполятор содержит ре -гистры 1 и 2 координатных приращений,блок 3 анализа координатных приращений, 10блок сравнения 4, преобразователи 5 кодов,накапливающие сумматоры 6, элемент И 7,блоки 8 совпадения кодов, элемент ИЛИ 9и блок управления 10 с выходами 11 и 12Интерполятор работает следующим обра бзом.В регистры 1 и 2 координатных прирашений записываются приращения Ь Х иЬУ. Потенциалы с обоих регистров подаются на вход блока 3 анализа координатных 20приращений. В случае если старшие разрядыкодов приращений ь Х и ьУ нулевые, т,е,величины приращений относительно малы,блок 3 анализа координатных приращенийосушествляет умножение на 2 прирашений 25Х и ЛУ, используя преобразователи кодов 5, причем координатные прирашенияпредварительно разделены на 2" в тех жепреобразователях кодов 5. В случае еслии следующие разряды кодов приращений ЬХ 30и "У нулевые, то вновь осуществляется умножение на 2 и т,д.Таким образом осуществляется выполнение следующих операций:по сигналу с выхода 11 блока управления 10 осуществляется умножение величич ЬХ 2 Ьу 2,И на первый шаг интер 2 полиров ания 2рация ь х ЕМ . 22 л т,е. осуществляется опеду 2К1 А2и Полученные двоичные коды записываютсяв накапливающие сумматоры 6. По сигналу с выхода 12 блока управле -ния 10 осуществляется запись двоичных коК К одов дХ 2. Ов накаплива 2и2Оюшие сумматоры 6 ,без сдвига в преобразователях кодов 5), в которых образуются частичные суммыК2 пЗатем блок управления 10 вновь вырабатывает сигнал на выходе 12 и т.д.В результате этих операций в накапливающих сумматорах 6 образуются суммыКЬХ 2Ех = , 2 +11)иХу =2 л1дУ 2"(2 +1+ +1)2 оВ блоке управления фиксируются переносы из разрядов после запятой в разряды до запятой из дробных в целые) для меньшего из прирашений. По каждому переносу осуществляется выдача целых разрядов частичных сумм из накапливающих сумматоров 6 на выход интерполятора и затем осушествляется сброс в "0 ф целых разрядов накапливаюшего сумматора 6 для большего из приращений. Блок управления 10 вновь вырабатывает сигнал на выходе 11, затем серию сигналов на выходе 12 до следуюшего переноса (получаются частичные суммыХ У 2 )Сигнал "конец интерполирования" вырабатывается при выполнении одного из равенствдХ:Х= ЕХ + ЕХ +ДЛЯдХ гну илиДЧ =Ч = Х 3, ф У + Д.ЛЯ ДХ ау .2Этот сигнал вырабатывается блоками 8 совпадения кодов, элементом ИЛИ 9 и блоком управления 10,Число тактов интерполирования в пределе равно меньшему из координатных приращенийПрименение цифрового линейного интерполятора с взаимосвязью между временем интерполирования и соотношением координатных прирашений увеличивает производительСоставитель Н. БелинковаТехред М. Левицкая КорректорЛ, Боринская Редактор О. Стенина Заказ 5321/90 Тираж 864 Подписное ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий 113035, Москва, Ж, Раушская наб., д. 4/5Филиал ППП "Патент", г. Ужгород, ул, Проектная, 4 552 ность выводных графических устройств с линейными и матричными органами регистрации, а также станков с программным управлением, имеющих линейный или матричный исполнительный орган. Формула изобретения Пифровой линейный интерполятор, содержащий регистры координатных приращений, подключенные к блоку анализа координатных приращений и через блоки совпадения кодов к элементу ИЛИ, о т л и ч аю ш и й с я тем, что, с целью повышения быстродействия, в него введены блок сравнения, элемент И, блок управления, преобразователи кодов и накапливающие сумматоры, выходы которых подключены ко входам соответствующих блоков совпадения ко 9458бдов и управляющим входам блока управления, выход элемента ИЛИ через блок управления соединен с управляющими входами накапливающих сумматоров и одним из входов элемента И, выходы которого подключены к управляющим входам преобразователей кодов, выходы регистров координатных приращений через блок сравнения подключены ко входам элемента И и накапливающих сум маторов, а выход блока анализа координатных приращений - ко входам преобразователей кодов,Источники информации, принятые во вни -мание при экспертизе;1. Авторское свидетельство СССР% 302725, М. Кл. ( 06 С 7/30, 04.08.69.2. Авторское свидетельство СССРМо 377822, М. Кл С 06 Я 3/00 17,05.71.3, Авторское свидетельство СССРММ, Кл С 06 С 7/30 27.08.68.