Цифровая следящая система

ИЕ пп 52ИЯ Союз Советски Социалистически Республик ИЗО АВТОРСКОМУ СВИДЕТЕЛЬСТ авт. свид-ву ополнительн Заявлено 15,05.73 (21) 1918300 51) М. 6 05 В 11 с присоединением з киосударственныи комитет 3) Приоритет авета Министрав СССРпо делам изобретений Опубликовано 15,08,76,(53) УДК 62-50(088.8)30 ллетен и открытн Дата опубликования описания 0(54) ЦИФРОВ ЕДЯЩАЯ СИСТЕМ Изобретение относится к области автоматики и может быть использовано в устройствах автоматического управления угловым положением гироприборов, рулевых органов и антенн летательных аппаратов и судов,Известна цифровая следящая система, содержащая и-разрядный регистр-счетчик, к первому входу которого подключена цифровая вычислительная машина, схему сравнения, первый и второй входы которой соответственно подключены к выходу регистра-счетчика и через первый формирователь к выходу фазовращателя, т-разрядный преобразователь код-напряжение, выход которогочерез усилитель подключен к исполнительному органу, выход которого механически соединен через объект регулирования с ротором фазовращателя, вход которого подключен к входной шине и ко входу второго формирователя, выход которого подключен к первому входу триггера и третьему входу схемы сравнения, выходы триггера и генератора тактовых импульсов подключены соответственно к первому и второму входам логического элемента И, выход которого подключен ко второму входу регистра-счетчика.В известной системе формирование напряжения управления исполнительным органом осуществляется сравнительно оольшим количеством последовательно выполняемых операций преобразования сигналов из одной формы в другую, что усложняет систему, увеличивает ее состав и время, затрачиваемое на преобразования. Кроме того, информация о рассогласовании системы запаздывает во времени относительно сигнала обратной связи и задающего сигнала, поскольку стоп-сигнал для преобразователя временной интервалкод формируется в момент окончания боль шего из сравниваемых временных интерваловпри любом знаке рассогласования системы.Увеличение же запаздывания уменьшает область устойчивости и быстродействие системы, увеличивает ее ошибки.15 С целью повышения надежности работысистемы предлагаемая цифровая следящая система содержит логические элементы ИЛИ и схемы прямого и инверсного съема кода, каждая из которых состоит из и логи ческих элементов И, первые входы логическихэлементов И схем инверсного и прямого съема кода подключены соответственно к инверсным и прямым выходам разрядов регистра- счетчика, выходы т логических элементов И схем инверсного и прямого съема кода подключены соответственно к первым и вторым входам и логических элементов ИЛИ, выходы с т+1 по и логических элементов И схем инверсного и прямого съема кода подключе ны к соответствующим входам т+1 логиче50 55 ского элемента ИЛИ, выход которого подключен к третьим входам т логических элементов ИЛИ, выходы которых соединены соответственно со входами разрядов преобразователя код-напряжение, первый выход схемы сравнения подключен к первому входу преобразователя код-напряжение, к первому входу логического элемента ИЛИ и через первый элемент задержки ко вторым входам логических элементов И схемы инверсного съема кода, второй выход схемы сравнения подключен ко второму входу преобразователя код-напряжение, ко второму входу логического элемента ИЛИ и через второй элемент задержки ко вторым входам логических элементов И схемы прямого съема кода, выход логического элемента ИЛИ соединен со вторым входом триггера и с третьим входом преобразователя код-напряжение,На чертеже представлена структурная схема цифровой следящей системы.Она содержит фазовращатель 1, формирователь 2, схему 3 сравнения, триггер 4, логический элемент И 5, генератор б тактовых импульсов, регистр-счетчик 7, цифровую вычислительную машину (ЦВМ) 8, формирователь 9, разрядный преобразователь 10 код-напряжение, логический элемент 11, элемент задержки 12, логические элементы И, первый, второй, т и т+1 соответственно 13, 14, 15 и 16, схему 17 инверсного кода, элемент 18 задержки, логические элементы И первый, второй, т и т-1 соответственно 19, 20, 21 и 22 схемы 23 прямого кода, логический элемент ИЛИ первый, второй, т, т+1 соответственно 24, 25, 26 и 27, усилитель 28, исполнительный орган 29, объект регулирования 30, входную шину 31.Система работает следующим образом.На входы фазовращателя 1 и формирователя 2 поступает синусоидальпое напряжение К,п по шине 31. Формирователь 2 вырабатывает узкие импульсы начальной установки в моменты го перехода через нуль этого напряжения. Импульсы начальной установки с выхода формирователя 2 поступают на обнуляющие третий вход схемы 3 сравнения и первый вход триггера 4 и устанавливают их в исходное состояние. Выходной сигнал триггера 4 поступает на первый вход логического элемента И 5, который начинает пропускать тактовые импульсы генератора б, следующие с частотой на счетный вход регистра-счетчика 7, в котором записан обратный код Л, задаваемого угла ф из ЦВМ 8. Регистр-счетчик 7 заполняется от значения кода А в момент го до значения кода С в : 1 в момент 1 т, е. до его переполнения, где С в полн емкость регистра-счетчика 7, Время заполнения Л 1 г регистра-счетчика 7 пропорционально задаваемому коду Ль так как в системе выполняется условие синхронизации: , Т, - 1 =К С=2 и - 1, где,г - разрядность кода; К - коэффициент 5 10 15 20 25 30 35 40 45 пропорциональности, определяющий двоичнокодовую комбинацию разрядных выходов регистра-счетчика 7; Топ - период опорного напряжения фазовращателя 1. На инверсных разрядных выходах регистра-счетчика 7 за это же время Ыг код уменьшился от значения У,=С - Л в момент го до нуля в момент11, -- . Момент переполнения 1 г регистраУтисчетчика 7 является моментом перехода всех его инверсных разрядных выходов из нулевого состояния в единичное. В момент 1 г регистр-счетчик 7 вырабатывает импульс д(1 г) своего переполнения, который поступает на первый вход схемы 3 сравнения, представляющей собой схему счетного триггера с двумя параллельно включенными счетными входами, Формирователь 9 фазовых импульсов в момент 1 перехода выходного напряжения фазовращателя Уи, через нуль вырабатывает узкий импульс д(1), сдвинутый во времени в сторону отставания относительно момента , на интервал М пропорциональный углу поворота ротора фазовращателя 1. Этот фазовый импульс д(1) поступает на второй вход схемы 3 сравнения,При,),Ы,)М и импульс Н(1,) поступает на второй вход схемы 3 сравнения раньше импульса д(1 г) на интервал времени Лт=М, - М пропорциональный рассогласованию системы Лф=ф -- ф. Схема 3 сравнения переходит в единичное состояние, а опрокидывающий нечетный импульс д(1) с первого выхода ее поступает на первый вход знакового разряда преобразователя 10 код-напряжение и через логический элемент ИЛИ 11 - на обнуляющие третий вход преобразователя 10 и второй вход триггера 4. Значащие разряды преобразователя 10 устанавливаются в нулевые состояния, а выходной сигнал триггера 4 устанавливает логический элемент И 5 в состояние запрета, которое прекращает пропускать тактовые импульсы генератора 6 на вход регистра-счетчика 7. За интервал времени Л=Мг - Лт на вход регистра-счетчика 7 поступило количество ипульсов ти Лз. -- ти М - 1 ти -" Значение кода за этот же интервал Л 1 на прямых разрядных выходах регистра-счетчика 7 увеличилось от значения кода Тг в момент 1 О до значенияУ, -1- - - (Р,Л,) в момент 1 и при выполнении условия синхроппзщип определяется значениемТ+ - (,ы, - ,ь,) =К Л, + С - Л, - ЛЛ = С - ЛЛ = ЬУ. На инверсных же разрядных выходах зпаченпс кода уменьшилось от значения Уг в мо1мент о до значения 21 1 ти Л 12, котороекопределится из выражения(1 тиЛт 1 тиЛт) -К-- (К Л, -ЛЛ)=ля,К Фазовый импульс с 1(2) с первого выхода схемы 3 сравнения через элемент задержки 12, время т задержки которой равно времени установления преобразователя код-напряжение 10 в нулевое состояние, поступает на вторые входы логических элементов И 13 в : 16 схемы 17 съема инверсного кода и списывает с инверсных разрядных выходов регистра- счетчика 7 код рассогласования ЛЛ. При ф 1(ф 2, Л 11(М 2 импульс д(11) переполнения регистра-счетчика 7 поступает на первый вход схемы 3 сравнения раньше фазового импульса (2) на интервал - ЛТ=Ы 1 - Лг 2, пропорциональный отрицательному рассогласованию системы - Лф = ф 1 - ф. Схема 3 сравнения переходит в единичное состояние. Регистр- счетчик 7 после переполнения в момент 11 начинает новый цикл своего заполнения.Формирователь 9 фазовых импульсов в момент 12 вырабатывает фазовый импульс д(2), сдвинутый во времени в сторону отставания относительно момента 10 на интервал времени Л 12, пропорциональный углу поворота ротора фазовращателя 1. Фазовый импульс 1(2) поступает на второй вход схемы сравнения и переводит ее обратно в нулевое состояние, и опрокидывающий импульс д(2) формируется на втором выходе схемы сравнения. Этот импульс со второго выхода схемы сравнения устанавливает противоположный знак в знаковом разряде преобразователя коднапряжение 10 и через логический элемент ИЛИ 11 устанавливает значащие разряды преобразователя 10, а также и триггер 4 в нулевое состояние. На вход регистра-счетчика 7 прекращается поступление тактовых импульсов с генератора б. За интервал времени Л 12 -- Л 1+Лт на вход регистра-счетчика 7 поступило количество импульсов, равное тиЛ 2 =1 тиМ+1 ти ЛТ. ЗиаЧЕНИЕ Кода За ЭТОТ же интервал Л 12 на прямых разрядных выходах регистра-счетчика 7 изменилось от значения Т 1 в момент о до значенияТ+ - ( и)К которое определяется из выражения ю+ - (Гти Л, + ти Л) = ти= Т, + г, +1+ Лг = С+1+ Лг -= Лг, где код С+1 характеризует нулевое состояние прямых разрядных выходов регистра- счетчика 7, в которое он приходит в момент 1 своего переполнения. Фазовый импульс с(2) со второго выхода схемы сравнения че 5 10 15 20 25 30 35 40 45 50 55 60 65 рез элемент 18 задержки поступает на вторые входы логических элементов И 19 - 22 схемы 23 прямого кода и списывает с прямых разрядных выходов регистра-счетчика 7 код рассогласования - ЛЛ системы, В системе автоматического регулирования диапазон пропорциональной зависимости сигнала управления от разности задающего сигнала ф и сигнала обратной связи 2 ограничивается некоторой величиной М. В данной системе такое ограничение обеспечивается годключением т+1 логического элемента ИЛИ 27 к выходам логических элементов И 16, 22 , соответствующим старшим разрядам схем 17 и 23, начиная с (и+1) разряда до и разряда. Прямые и инверсные разрядные выходы схем 17 и 23 в каждом из младших разрядов объединены между собой т логическими элементами ИЛИ 24 - 26, а выход логического элемента ИЛИ 27 соединен со входами всех логических элементов ИЛИ 24 - 26. Код рассогласования ЛЛ с разрядных выходов схем 23 или 17 через логические элементы ИЛИ 24 - 27 поступает в преобразователь 10 код-напряжение, с выхода которого сигнал управления в форме постоянного или переменного напряжения полярности или фазы, соответствующий знаку рассогласования, поступает через усилитель 28 на исполнительный орган 29, приводящий объект регулирования 30 в положение, при котором сигнал ф 2 фазовращателя 1 будет равен задающему сигналу т 111 из ЦВМ 8. Система придет в согласованное положение. Формула изобретения Цифровая следящая система, содержащая и-разрядны 11 регистр-счетчик, к первому входу которого подключена цифровая вычислительная машина, схему сравнения, первый и второй входы которой соответственно,подключены к выходу регистра-счетчика и через первый формирователь к выходу фазовращателя, т-разрядный преобразователь код-напряжение, выход которого через усилитель подключен к исполнительному органу, выход которого механически соединен через объект регулирования с ротором фазовращателя, вход которого подключен к входной шине и ко входу второго формирователя, выход которого подключен к первому входу триггера и третьему входу схемы сравнения, выходы триггера и генератора тактовых импульсов подключены соответственно к первому и второму входам логического элемента И, выход .ОТОРОГО ыОДКЛ 10 ЧЕП Ко ВТОРОМУ ВХОДУ РЕГИСТ- ра-счетчика, отличающаяся тем, что, с целью повышения надежности работы системы, опа содержит логические элементы ИЛИ и схемы прямого и инверсного съема кода, каждая из которых состоит из и логических элементов И, первые входы логических элементов И схем инверсного и прямого съемаЗаказ 2319/1 Изд,1620 Тираж 1028 Подписное ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий 113035, Москва, Ж, Раушская наб., д. 4/5Типография, пр, Сапунова, 2 кода подключены соответственно к инверсным и прямым выходам разрядов регистра-счетчика, выходы т логических элементов И схем инверсного и,прямого съема подключены соответственно к первым и вторым входам т логических элементов ИЛИ, выходы с т+1 по и логических элементов И схем инверсного и,прямого съема кода подключены к соответствующим входам т+1 логического элемента ИЛИ, выход которого подключен к третьим входам т логических элементов ИЛИвыходы которых соединены соответственно со входами разрядов преобразователя код-напряжение, первый выход схемы сравнения подключен к,первому, входу преобразователя код-напряжение, к первому входу логического элемента ИЛИ и через первый элемент задержки ко вторым входам логических 5 элементов И схемы инверсного съема кода,второй выход схемы сравнения подключен ко второму входу преобразователя код-напряжение, ко второму входу логического элемента ИЛИ и через второй элемент задержки 10 ко вторым входам логических элементов Исхемы прямого съема кодавыход логического элемента ИЛИ соединен со вторым входом триггера и с третьим входом, преобразователя код-напряжение.