Преобразователь двоичного кода в десятичный

.73(21) 1940аявкиЗаявлено 2 6 Г 5/О с присоедине Государстеенный комитет Сооета Иинистроа СССР по делам изооретений н открытий(2 тет 43) Опубликовано,25.02.76,Бюлл 45) Дата опубликования описан нь 7 0,04. 7 Ь 81,325, 08, 8)ф В. А, Вишняков и А, Т. Пешков Авторызобретения Минский радиотехнический инсти 1 Заявител 54) ПРЕОБРАЗОВАТБ 1 Ь ДВОИЧНОГО КОДА В ДЕСЯТИЧНЬ Изобретение касает ники, где оно може вычислительной спользоваться в устройств обраачестве одного нз узл ботки и вывода данных,Известен нреобраэователь двоичного кода в десятичный, содержащий тетраду, каждый разряд которой содержит триггер, вхо,ды которого соединены соответственно сдвумя элементами задержки, входы которых,в первом разряде соединены с выходами1 двух соответствующих вентилей, первыевходы которых объединены и подключены ккнине сдвига, а вторые входы подключены кдвум входным шинам, причем в первом, втором и третьем разрядах единичный выход,триггера через соответствующие первыйэлемент И и первый элемент ИЛИ подключены ко входу первого элемента задержки,,входу триггера последующего разряда, нулевые выходы триггера каждого нз укаэанных разрядов через второй элемент И и втоой элемент ИЛИ подключены ко входу второго клементе еедержкн, выход которогоподключен к нулевому входу триггера последующего разряда, другие вхи вторых элементов И соедин дусобой.Однако для этого преобразователя харак,терно низкое быстродействие.Целью изобретения является повышениебыстродействия преобразователя,Для этого предложенный преобразова,"тель содержит семь дополнительных элет 0 ментов И, элемент ИЛИ и инвертор, причем первый вход первого дополнительногоэлемента И подключен к единичному выходу триггера первого разряда, второй вхедк единичному выходу триггера третьего раз ряда, выход первого дополнительного эле,мента И подключен к первому входу дополнительного элемента ИЛИ, ко второму входу которого подключен выход тпиггеэа чет,вертого разряда, а к третьему входу -выход 20 второго дополнительного элемента И, входы;которого соединены с единичными выходамитриггеров второго и третьего разрядов, высод дополнительного элементе ИЛИ черезртнвертор подключен к первому входу трейб 1 ьего дополнительного элемента И, ко вто504200фгВ исходном состоянии все триггеры тетради находятся в нулевом состоянии. Впроцессе преобразования на триггер первого разряда 1 тетрады единиц поступаютпарафазным кодом последовательно во времени двоичные разряды преобразуемого числа, начиная со старшего разряда. Поступление по сигналу на шину сдвига 35 очередного двоичного разряда на вход тетрады в зависимости от ее содержащего вызывает сдвиг кода тетрады в сторону старших разрядов или установку в тетраде определенного кода с выработкой переноса, поступающего парафазным кодом на вход соседнейстаршей тетрады,Сигнал переноса П вырабатывается в соответствии со следующим логическим вырйжонием;П=а чаа чаа рому входу которого подключена шина сдвига, а его выход соединен с первыми и вторыми элементами И первого, второго итретьего разрядов, шина сдвига подключена к первым входам четвертого,;пятого иседьмого дополнительных элементов И, ковторому и третьему взводам четвертого дополнительного элемента И подключены единичный выход триггера первого разряда ивыход второго дополнительного элемента 10И, а выход четвертого дополнительногоэлемента И соединен со вторым входомвторого элемента ИЛИ первого разряда,ко второму и третьему входам пятого дополнительного элеменга И подключены ну блевой выход триггера первого разряда иединичный выход триггера четвертого разряда, а выход пятого дополнительного элемента И подключен ко вторым входам первого элемента . ИЛИ первого и второго разрядов и ко второму входу второго элемента ИЛИ третьего разряда, ко второму итретьему входам шестого дополнительногоэлемента И подключены выход второго дополнительного элемента И и нулевой выход йбтриггера первого разряда, выход шестогодополнительного элемента И подключен ковторому входу второго элемента ИЛИ второго разряда, ко второму и третьему входуседьмого дополнительного элемента И йод- ЗОключены выходы первого дополнительногоэлемента И и нулевой выход триггера второго разряда, а выход седьмого дополнительного элемента И подключен к третьему входу второго элемента ИЛИ второго разряда, йй На чертеже показана одна тетрада предложенного преобразователя. На чертеже приняты следующие обозначерия 1-4 -триггеры первого, второго, третьего и четвер- ф) того разрядов тетрады, 5-8 - первые элементы задержки первого, второго, третьего и четвертого разрядов тетрады, 9-12 - : вторые элементы задержки первого, второго, третьего и четвертого разрядов тес- Ю рады, 13-15 - первые элементы И первоговторого и третьего разрядов, 16-18- вторые элементы И первого, второго и третьего разрядов, 19-20 - первые элементы ИЛИ первого и второго разрядов, 60 21-23 - вторые элементы ИЛИ первого, второго и третьего разрядов, 24-25 - вентили (элементы И), 26-32 - первый, второй, третий, четвертый, пятый. шестой и седьмой дополнительные элементы И, ЭЭ - 35 дополнительный элемент ИЛИ, Э 4 - инвертор и 35 - шина сдвига. где аа, а, а - значения в разря 1 2 3 4дах тетрады на момент поступления сигнала по шине сдвига.Появление сигнала на выходе элемента ИЛИ 33 обеспечивает через элементы 34 и 28 блокировку поступления сигнала с шины сдвига разряды тетрады. Если в тетраде а Л а л а 1, через элементы 27, 29, 1 221 и 10 обеспечивается перевод триггера 2 в нулевое состояние, если же а Л а Л а1 2 1, по цепи из элементов 27, 31, 22, 11 осуществляется установка нулевого значения в триггере 3. Если в тетраде а Л а Л1 АЗ=1, по цепи из элементов 26, 32, 22,.11 устанавливается нулевое значение в триггере 3, если а л а1, по цепи из эле 1ментов 23, 12 устанавливается нулевое значение в триггере 4, а в триггерах 2 и 3 по сигналу с выхода элемента 27 по цепям из элементов 19,6 и 20,7 - "1". Таким образом, по поступлении сигнала сдвига в тетраде будет обеспечен сдвиг, если в ней был код, не превышающий 4. Если и тетраде на момент сдвига имеется один из кодов 0101, 0110, 0111, 1000, 1001, сдвиг запрещается, а в трех старыих разрядах тетрады будет установлен один из кодов 000, 001, 010, 011, 100 соответственно, В младшем разряде тетрады всегда устанавливается значение, поступившее на ее вход.В таблице приведена последовательность значений в тетрадах преобразователя при переводе в десятичный двоичный код.м изобретения Преобразователь двоичного кода в десятичный, содержащий тетраду, каждый разряд которой содержит триггер, входы которого соединены соответственно с двумя элементами задержки, входы которых в первом разряде соединены с выходами двух соответствующих вентилей, первые входы которых объединены и подключены к шине сдвига, а вторые входы подключены к двум входным шинам, причем в первом, втором и третьем разрядах единичный выход триггера через соответствующие первый элемент И и первый элемент ИЛИ подключен ко входу первого элемента задержки, выход которого подключен к единичному входу триггера последующего разряда, нулевые выходы триггера каждого из указан,ных разрядов через второй элемент И и второй элемент ИЛИ подключены ко входу ,второго элемента задержки, выход которого подключен к нулевому входу триггера последующего разряда, другие входы первых и вторых элементов И соединены между собой, о т л и ч а ю щ и й с я тем, ;что, с целью увеличения быстродействия, ,он содержит семь дополнительных элемен;тов И, элемент ИЛИ и инвертор, причем первый вход первого дополнительного элемента И подключен к единичному выходу триггера первого разряда, второй входк единичному выходу триггера трегьего разряде, выход первого дополнительного элемента И подключен к первому входу дополнительного элемента ИЛИ, ко второму входу которого подключен выход триггера четвертого разряда, а к третьему вхо ш ду - выход второго дополнительного элемента И, входы которого соединены с единичными выходами триггеров второго и третьего разрядов, выход дополнительного элемента ИЛИ через ннвертор подключен к первому входу третьего дополнительного элемента И, ко второму входу второгоподключена шина сдвига, а его выход соединен с первыми и вторыми элементами И первого, второго и третьего разрядов,ина сдвига подключена к первым входам четвертого, пятого, шестого и седьмого дополнительных элементов И, ко второму и третьему входам четвертого дополнительного элемента И подключены единичный выход триггера первого разряда и выход второго дополнительного элемента И, а выход четвертого дополнительного элемента , И соединен со вторым входомвторого эл ,мента ИЛИ первого разряда, ко второму и третьему входам пятого дополнительного элемента И подключены нулевой выход три ггера первого разряда и единичный выход триггера четвертого разряда, а выход пято го дополнительного элемента И подключен ко вторым входам первого элемента ИЛИ первого и второго разрядов и ко второму входу второго элемента ИЛИ третьего раэряда, ко второму и третьему входам шестого дополнительного элемента И подключены выход второго дополнительного элемента И и нулевой выход триггера первого разряда, выход шестого дополнительного элемента И подключен ко второму входу второго элемента ИЛИ второго разряда, ко второму и третьему входу седьмого дополнительного элемента И подключены выходы первого дополнительного элемента И и нулевой выход5 О 42 ОО 7тре гера второго разряда, а выход седьмого дополнительного элемента И подключен х третьему входу второ-о элемента ИЛИвторого разряда,Составитель А. ШкатуллаРедактор Е. Кравцова, Техред М. Лнкович Короектор И. Бугакова,Заказ 3.7 2 Тираж 864 Подписное БНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий 113 О 35, Москва, Ж 35, Раушская наб., д. 4/6 Филиал ППП Патент", г, Ужгород, ул. Гагарина, ХОХ