Устройство для сопряжения с абонентами

Номер патента: 1142838

Опубликовано: 28.02.1985

Авторы: Кондратьев, Фирсов

МПК: G06F 13/00

Метки: памяти, процессором, сопряжения

...регистра и регистра адреса, выход триггера пуска соединен с входом запуска генератора тактовых импульсов, введены память признаков обращения, группа элементов И, группа элементов задержки, первый и второй элементы ИЛИ и элемент И, причем выход младших разрядов регистра адреса соединен с, адресным входом памяти признаков обращения, выход которой соединен с управляющим входом мультиплексора, с входом первого элемента ИЛИ и с первыми входами элементов И группы, выходы которых через элементы задержки группы соединены с входами второго элемента ИЛИ, выход которого соединен с входом установки в единицу триггера пуска, вход установки в ноль которого соединен с выходом элемента И, первыйвход которого соединен с выходом первого элемента ИЛИ,...

Номер патента: 1817084

Опубликовано: 23.05.1993

Авторы: Дядюнов, Дятлов, Кантор, Платонов, Платонова

МПК: G06F 1/04

Метки: кадровой, синхронизации

...счетный триггер 3, На про- три блока сравнения, два счетчика и счетчик тяжении последующих тактов работа уст- формата кадра, причем счетный вход счетройства аналогична, но временная позиция 30 чика формата кадра соединен с синхровхонаиболее похожей на маркер группы фикси- дом регистра сдвига, информационный вход руется в другом регистре позиции, т,к, триг- которого является информационным вхогер 3 перевел мультиплексор 6 в состояние, дом устройства, группа выходов регистра когда импульсы записи с выхода элемента сдвига соединена с первой группой входов И - НЕ 22 поступают на вход записи другого 35 сумматора по модулю два, вторая группа регистра позиции, Таким образом чеоез 2 М входов которого является группой маркер- тактов в каждом из...

Номер патента: 877550

Опубликовано: 30.10.1981

Авторы: Коханов, Попова, Шульгин, Щербаков

МПК: G06F 11/22

Метки: контролируемого, основной, памятью, процессора, сопряжения

...условия при35 ема и хранения адреса в,буферном регистре 8 адреса. Адрес в регистр 8 помещается только при обращении в ОП процессора, так как канал сам обрабатывает свои сбои в считанной йз ОП информации и адрес сбойной ячейки ему не нужен. Адрес от процессора помещается в регистре 8 только при обращении на чтение или неполную запись. Лишь эти два вида об- О ращения могут сопровождаться сбоем считанной информации, так как при полной записи в ячейку ОП сбои не возникают. В момент получения запроса коммутатор 12 пропускает 19-й5 и 20-й разряды адреса на регистр 8 со своего второго входа, который соединен со вторым выходом регистра 1. Так работает коммутатор при отсутствии сбоя, и на регистре 8 записан адрес последней запущенной на...

Номер патента: 1059560

Опубликовано: 07.12.1983

Авторы: Александрова, Королев, Осипов, Федоров

МПК: G06F 3/04

Метки: памятью, процессора, сопряжения

...записи содержит элемент ИЛИ-НЕ и элемзнтИ-НЕ, причем входы элемента ИЛИ-НЕявляются соответственно первым итретьим входами Формирователя, авыход соединен с первым входом элемента И-НЕ, второй вход и выход которого являются соответственно вторым входом и выходом Формирователя.На фнг, 1 представлена блок"схема предлагаемого устройства; наФиг. 2 - временные диаграммы циклачтения и регенерации на Фиг, 3 -то же, цикла записи; на Фнг. 4-7функциональные схемы блока управле"ния, формирователя сигнала записи,блока контроля информации, узловконтроля корректируемых и некорректируемых ошибок.Устройство содержит память (накопитель) 1, блок 2 регенерации,блок 3 управления, блок 4 контроляинформации, коммутатор 5 адреса,Формирователь 6 сигнала...

Номер патента: 1136176

Опубликовано: 23.01.1985

Автор: Никитин

МПК: G06F 13/00

Метки: памяти, процессором, сопряжения

...с информационными входами первого и второго регистров адреса памяти, выход первого регистра адреса памяти соединен с управляющим входом первого селектора выходной информации памяти, адресным входом первого блока памяти и с вторым информационным входом блока обнаруже5ния конфликтов, третий информационный вход которого соединен с выходом второго регистра адреса памяти, с адресным входом блока памяти и с управляющим входом второго селектора выходной информации памяти, выходы первого и второго блоков памяти соединены соответственно с информационными входами первого и второго селекторов выходной информации памяти, группы управляющих входов блока коррекции первого операнда и блока коррекции второго операнда соединены соответственно...