Множительное устройство

(1 ц 487388 Союз Сссетсхнх Социалистических Республик.06.73 (21) 1927123/1 2) Заявлено с присоединением заявк 23) ПриоритетОпубликовано 0 Государственный комитет ета Миннстрае СССделам изобретенийн открытий 5.10,75. Бюллетень37 УДК 681,3(088,8) ата опубликования описания 03.08.76(71) Заявитель с 4) МНОЖИТЕЛЬНОЕ УСТРОЙ ключены ко входам соогветсгвующих,сумматоров первого ранга. На фиг, 1 прив ма множительного функциональная с тельного устройств Множительное устройство содержит ре гпстры множимого 1, множителя 2 и произведения 8. Выходы 4, 4 каждой д-разрядной группы ячеек 5, - 5 н регистра 1 множимого подключены к соответствующим функциональным входам б, - бн д-разрядных множп тельных устройств 7, - 7 н. Выходы 81 - 8 нд-разрядной группы ячеек 9, - 9 регистра 2 множителя соединены со входамп 10 соогветсгвующего дешифратора 11, 2 д выходов 12 которого подключены к управляющим входам 20 18 д-разрядного множительного устройства7, - ,7, Функциональные, входы 14, 14 н переключателей 15 входов пороговых элементов параллельно соедичены с соогветствующими функциональными входами 61 - бн соответст вующего о-разрядного множительного устройсгва 7.Управляющие входы 13 каждого 0-разрядного, множительного устройства 7,параллельно подключены,к управляющим входам 16 З 0 соответствующих переключателей 15 входов Изобретение относится:к области автоматики и 1 вычислительной техники и может иснользоваться при разработке бьтстродействующих арифметических устройств.Известно множительное устройство, содержащее а-разрядные регистры множимого и множителя, выходы каждой д-разрядной группы, которого, подключены ко входам соответствующего дешифратора, и,пирамидально соединенные сумматоры, выходы последнего из которых подключены ко входам регистра про.изведения.Недостаток известного устройства заключается в его структурной сложности, вызванной необходимостью хранения и-разрядных прямых и дополнительных кодов чисел, кратных множимому.Цель изобретения - сократить оборудование.Цель изобретения достигается тем, что устройство,содержит (п(ц) з групп множительных усгройств по иц в каждой группе, причем первые входы, всех множительных устройств каждой группы, начиная с младшей, подключены к выходам соответствующего дешифратора, вторые входы каждого множительного устройства кансдой группы соединены с выходами соогвегсттвующей д-разрядной группы регистра юножимого, а выходы всех множительных устройств каждой группы подена функциональная схеустройсгва;,на фиг. 2 - ма д-разрядного множи(2) пороговых элементов, выходы 17,которых соединены с функциональными входами 18 соствествующих пороговых элементов 19.Выходы 20, - 20пороговых элементов 19 подключены к 2 д выходным клеммам 21 соответспвуощего д-разрядного множительного устройс пва 7.Выходные клеммы 21 д-разрядных множительных устролств 7 каждой группы 22 о-разрядных множительных устройств 7 соединены,со входами 28 состветствующих сумматоров 24 первого радцига блока 25 пирамидально соединенужных комбинационных сумматоров, выходы 2 б последнего .из которых,подключены ко входам 27 регистра 8 произведения.Для правильного функционирования множтелыого устройства необходимо, чтобы сигнал на выходе каждого р-го (р=1,2,2 д) порогового элемента каждого д-разрядного множительного устройства состветствовал значению фуикции1 р 1 А) р ,= б., (1) где А и В - а-разрядные входные;переменные д-разрядного множительного устройства;6, - символ Кронекера; Функция (1) может быть реализована по- ,роговым элементом с постоянным порогом и переменными весовыми коэффициентами Х, Хл, , Х;л, р входов, порогового элемента, определяемым путем решения следующей смешанной системы неравенств:с и у яаХ 1 + . от. - л= рпри Рр (А = М) в=со.; = О,пде 1 - число функциональных входов переключателя входов порогового элемента (1 -1(. а);М=0,12 - 1;- значение порога порогового элемента (,в частном случае 1 = 1);Хе (Х, Х; , Х;,- значение весовых коэффициентов г-х входов порогового элемента,Коэффициенты а, определяются путем решения, н.апример, любой из трех систем ура;внения (3), (4) н (5) а. " = а; Л аЛ . Ларл., рая = а(Ле,1, т р 1 ( Л1), 25Отличные от нуля решения Хсистемы (2)определяют для каждого В = Сопз 1 значения весовых;коэффициентов г-х входов порогового элемента, а коэффициенты ал при ХФ О определяют логические узлы взаимодействия между входными переменными а, согласно решению одной из системы (3), (4) или (5).Логическое взаимадействие между входными перемэнчыми а производится в переключателях входов,порогового элемента, которые представлязот собой одноранговые многовыходные логические сети. Каждая такая логическая сеть в общем, случае может .быть реализована из произвольного набора логиче ских э ементовРешение систем уравнений (3), (4) и (5)определяет структуру логической сети соот,ветственно из элементов типа И, ИЛИ и Запрет. Индекс г показывает, какие из4 Л-х входных переменных участвуют в данномлогическом взаимодейсвии.Для каждого порогового элемента прикаждом В = Сопз(, согласно решению систем(2); (3) или (2); (4), или (2); (5) синтезируепся своя логическая сеть. Таким образом, переключатель входов каждого порогового элемента образуется объединением однопороговых логических сетей, полученных для каждого В = Сопз 1. Полученная в результате такого объединения одноранговая логическая сеть, перестраиваемая сипналами В = Сопз 1, является,переклочателем входов порогового элемента.Множительное устройство работает следу 50 Ющим обрЯзом.Перед началом работы мносительное устройство устанавливается в нулевое,состояние и в регистр 1 заносится и-разрядный код множимого, а в репистр 2 - и-разрядный код65 м ножител я.Сигналы с выходов 4 д-разрядных групп ячееек 5, - 5 ц .регистра 1 поступают,на функциональные входы б - бь соответствующих д-разрядных мноиителнных устройств 7, - 7 ь а сигналы с выходов 8, - 8 д-разрядных групп ячеек 9 регистра 2 поступают на входы 10 соответствующих дешифраторов 11,Сипналы с выходов 12 дешифраторов 11 подаются на управляющие входы 13 соответспвующих д-разрядных множительных устройств 7.В каждом д-разрядном множительномустройстве 7 сигналы, поступившие на функциональные входы б,и управляющие входы 13, проходят соответспвенно на функциональные входы 14 и управляющие входы 1 б переключателей 15 входов пороговых элементов данного д-разрядного множительного устройства.В зависимости от поступивших сигналов на функциональные 14 и управляющие 1 б входы на,выходах 17 каждого переключателя 15 входсв порогового элемента появляется определенная совокупность выходных сигналов, которые поступают на функциональные входы 18 с требуемыми значениями весовых коэффициентов соответствующего порогового элемента 19. Если алгебраическая сумма весовых коэффициентов возбужденных функ циональных,входов 18 каких-либо, пороговых элементов 19 окажется больше,или равной порогу этих пороговых элементов 19, то на их ,выходах 20 будут отличные от нуля сипналы, а на выхоленных клеммах 21 соответствующего д-разрядного множительного устройства 7 появится 2 д-разрядный двоичный,код, представляющий собой частичное, произведение соответствующих д-разрядных групп и-разрядных кодов множимого и множителя. Сипиалы с выходных,клеим 21 д-разрядныхмножительных усгройсвв 7,каждой группы 22 д.разрядных множительных устройств поступают на входы 23 соопветспвующих многоразрядных сумматоров 24 перьвого ранга, пирамидально соединенных сумматоров (25).По истечении времени т = фон - 3+ 1) тЙна выходе 2 б,последнего из пирамидально соединенных сумматоров (25) появится 2 п-разрядный код произведения, который заносится в регистр 3 произведения.15Предмет изобретенияМножительное устройство, содержащеемногоранговые пирамидально-соединенные сумматорывыходы последнего из которых подключены ко входам репистра произведения, и и разрядные регистры,множимого и множителя, разбитые на гг/д групп разрядов (где д - число разрядов,в группе)при этом выходы разрядов,каждой группы регистра множителя подключены ко входам соответствующего дешифратора, о т л и ч а ю щ е е с я тем, что, с целью упрощения, оно содержит (пlд) множительных устройств, по и/ в каждой группе, причем первые, входы всех мно. зо жительных устройств каждой группы, начиная с младшейподключены к выходам дешифратора своей пруппы, вторые входы каждого множительного устройства каждой группы соединены свыходами соответспвующей драз рядной группы регистра множимого, а выходы всех множительных устройств каждой группы, подключены ко входам соответствующих сумматоров первого ранга,каз 703/895ЦНИИ ПодписноСССР Тип. Харьк, фил. пред, Патент Изд.119Государственного комитета по делам изобретений Москва, Ж, Раушска Тираж 496Совета Мннистоткрытийнаб д, 4/5