Преобразователь код-аналог

)11 л Н 03 динением заяв сп осуднрстннннне ннмнтеСоввта Инннатрав СССР по делам юнбретеннй(32) ПриоритетОпубликовано 25.04,75. Бюллетень15 Дата опубликования описания 30.05,75 УЮ 681.322) Авторы изобретения Малинин оков и) Заявнтел язанский радиотехнический инстОднако и лое быстродго сигнала в значения.Целью иэоб ения ляется устранение нала,и повышение модуляции выход быстродействия,го с Изобретение может быть использованов измерительной технике, в системах пре щобразования и передачи данных.Известны преобразователи код-аналог,содержащие матрицу аналоговых элементов,переключатель, блок эталонных параметров,преобразователь аналог-код, вспомогательный регистр веса, схему сравнения, блоксинхрониэацйи и эадатчик кода, причем выход матрицы аналоговых элементов черезпереключатель, второй вход которого соединен с выходом блока эталонных параметров,соединен с первым входом преобразователяаналог-код, выход вспомогательного регистра веса соединен с первымвходом схемы сравнения, первый выход котораЯ соГ"ецинен со вторым входом преобразователяаналог-код,вестные устройства имеют мЯствие и модуляцию выходнопроцессе установки его новоДля этого в преобразователь код-аналог введены дополнительные переключатели, регистр памяти, ключевая схема, блок регистров разрядных весов, регистр разности,регистр эталонного кода, причем второйвыход схемы сравнения через регистр памяти: и ключевую схему соединенсо входом матрицы аналоговых элементов, выход преобразователя аналог-код через первый допол 1 Е тельный переключатель непосредственночерез блок регистров разрядных весов ивторой дополнительный переключатель соединен со входами вспомогательного регистра веса, третий выход схемы сравнения че 15рез регистр разности и регистр эталонногокода, второй вход которого присоединен квыходу задатчика кода, соединен со вторымвходом схемы оранения, четвертый выходкоторой подключен ко входу блока синхро С ниэации, выходы которого соединены с соот,ветствующими входами всех блоков.на чертеже изооражена блок-схема предтагаемого преобразователя.Устройство содержит матрицу аналого вых элементов 1, ключевую схему 2, ре3гистр памяти 3, блок регистров разрядныхвесов 4, второй дополнительный переключатель 5, переключатель 6, блок эталоняых параметров 7, преобразователь аналогкод 8, первый дополнительный переключатель 9, вспомогательный регистр веса 10,блок синхронизации 11, схему сравнения 12,регистр разности эталонного кода 14 и задатчик кода 15.Преобразователь работает следующимобразом.Вначале производится коррекция характеристики преобразователя 8, Для этогосигналом с блока синхронизации 1 1 черезпереключатель 6 выход блока эталонныхпараметров 7 подключают ко входу преобразователя 8. В задатчике кода 15/устанавливают код, соответствующий эталонному параметру блока 7, Вход преобразователя 8 через первый дополнительный переключатель 9 соединяют с регистром 10. Посигналу блока 11 код блока 15 переводятв регистр 14, а в регистр 10 записываетсякод с выхода преобразователя 8, Разностькодов с первого выхода схемы сравнения 12заводится в преобразователь 8длякоррекции его характеристики, Затем следуетэтап тарировки матрицы 1, Для этого вы- ,ход матрицы 1 через переключатель 6 соединяют со входом преобразователя 8, выход которого через первый дополнительныйпереключатель 9 соединяют с блоком ре)гистров разрядных весов 4. В блоке 15устанавливают код Ц, подлежащий преЭобразованию,Тарировке подвергаются последовательновсе разряды матрицы 1. Дчя этого сначала по сигналу блока 11 все разряды матри,цы, кроме первого (младшего), устанавливают в нуль, первый - в единицу, С выхода преобразователя 8 код Ч , соответ 1ствуюший значениюЬервого разряда матрицы, записывают в регистре первого разряда блока 4. Далее второй разряд матрицыустанавливают в единицу, все остальные в нуль. Полученный код Щвеса второго разряда с выхода преобразователя 8записывается в регистр второго разрядаблока 4 и т,д, После записи кодавеса последнего разряда в блок 4 преобразователь 8 сигналом блока 11 выводитсяиз режила преобразования,Следующий этап заключается в определении такого набора разрядов матрицы 1,который дает , соответствующий заданному коду 1 Ч . Для этого по сигналус блока 1 1 код Ц иэ блока 15 переписывается в регистр 14, код )Ч перепиф цсывается через переключатель 5,на " йвходов в регистр 10. Коды 1 Ч э и Мйсравниваются в схеме 12, Если Й 1) (ЧЭЭ)с четвертого выхода схемы 12 на входблока 1 1 идет сигнал, по .которому стирается число Ь в регистре 10,-ыйразряд регистра 3 устанавливается нануль, а в регистр 10 через переключатель10 5 переписывается код11. - 1) -го разряда, который вновь сравнивается с кодом МЭ в схеме 12,Если 1 Чцй (так же, как ии любой другой вес ЯДЬ то по сигналу с четвертого выходасхемы 12 блоком синхронизации 11 в регистр 13 записывается код разности (ивЭ-Я ), стираются коды в регистрах 10 и14, код из регистра 13 переписываетсяв регистр 14, а й -ый разряд 3 устанавливается в единицу. Далее в регистр 1 Ьпереписывается код й 1, 1 11- ) -го. разряда и процесс сравнения продолжается, Сравнцваются уже коды,и (,МЭ - М 11)Если Ч 1 - Ч (так же, как илюбой другой код Я ),. 11 - ыйразряд регистра 3 устанавливается в единицу, все последующие (младшие, чем1 Ч 1, или Яустанавливаются внуль,После этого сигналом блока 11 кодрегистра 3 через ключевую схему 2 пере 35 писывается в матрицу,1,В процессе определения состояния регистра 3 состояние матрицы 1 не изме,няетея, т,е. после перезаписи кода из регистра 3 в матрицу 1 значение Ъ ме-40 няется От .предыдущего сразу на последующее, минуя промежуточные стадии, Такимобразом, преобразование 1 ЧЭпроисходит без паразитной модуляции выходного сигнала У .Подсчитаем количество циклов, необходим ы х для прео бра зог ани я Ч Э = ЙЭ= Э 11 аКСВ этапе тарировки требуется Яциклов для преобразования и записи в блок4 кодов Ч 1 1 Ч 1 В этапе поискасОстОйний регистра З,в худшем случае не-,обходимо "Й. циклов сравнений (по чис-лу разрядов матрицы 1 ) . В итоге общеечисло циклов в предлагаелюм устройствеОВыигрыш в быстродействии по сравнению с известным устройством71 1 "1ОТаким образом, предлагаемое устройство более быстродействующее и не имеет паразитной модуляции выходного сигнала.Предмет изобретенияПреобразователь код-аналог, содержащий матрицу аналоговых элементов, переключатель, блок эталонных параметров, преобразователь аналог-код, вспомогательный регистр веса, схему сравнения, блок синхронизации и задатчик кода, причем выход матрицы аналоговых элементов через переключатель, второй вход которого соединен с выходом блока эталонных параметров, соединен с первым входом преобразователя аналог-код, выход вспомогательного регистра веса соединен с первым входом схемы сравнения, первый выход которого соединен со вторым входом преобразователя аналогкод,отличающийся тем,чтосМцелью устранения модуляции выходного сигнала и повышения быстродействия, в него введены дополнительные переключатели, регистр памяти, ключевая схема, блок регис тров разрядных весов, регистр разности,регистр эталонного кода, причем второй выход схемы сравнения через регистр памяти и ключевую схему соединен со входом матрицы аналоговых элементов, выход пре образователя аналог-код через первый дополнительный переключатель непосредственно и блок регистров разрядных весов и второй дополнительный переключатель соединен со входами вспомогательного регистра веса, 15 третий выход схемы сравнения через регистр разности и регистр эталонного кода, второй вход которого соединен с выходом задатчика кода, соединен со вторым вхоОдом схемы сравнения, четвертый выход ко торой подключен ко входу блока синхронизации, выходы которого соединены с соответ ствующими входами всех блоков.(нитное ИИПИ Росударстве оо (.(.(,го дела Москва дприятие Патент, Москва, Г.59, Бережковская иаб., 24