Устройство кодирования

СОГОЗ СОВЕТСКИХСОИАЛИС ГИ ГЕ СКИХ 241 ПО) П Г 1 5115 Н 03 М 13/00 НИЕ ИЗОБРЕТЕНИ У ЕЛ 8 ТОРСКОМУ С 8 ОЙСТВО КОретение отноике и можетпередачи да. Целью изоббыстродейстсодержитный регистрымматоров. 1 С 5 (5 УСТР Изоб техн уве Уст и и и 4,(л 1)(5 фРьлаИ ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИПРИ ГКНТ СССР 21) 4729344/2422) 11,08.8946) 15,09.92, Бюл, М 3472) В.С. Василенко и В, В. В асиле нко 56) Авторское свидетельство СССР М 660054, кл. 6 06 Г 11/08, 1979,Авторское свидетельство СССР ЬЬ 622086, кл, 6 06 Г 11/08, 1976. ной система верност личение ройство контрол блок 5 с ДИРОВАНИЯсится к вычислибыть использованных для повышретения являетсявия устройства.информационны2, 3, блоки памяИЛ.Изобретение относится к вьчислительной технике и может быть использовано в цифровых ЭВУ повышенной информационной надежности, их устройствах хранения и обмена информацией и для повышения верности в системах передачи данных, системах шумопонижения цифровой, звуко-, видеозаписи и воспроизведен 1 ля,Известно устройство для кодирования с исправлением пакетов ошибок, содержащее три блока регистров сдвига, три блока сумматоров, блок умножения и три блока переключения. Недостатком этого устройства являются значительные аппаратурные затраты, большое время обработки информации, а также низкая вероятность ее коррекции при кодировании способом,Наиболее близким к предлагаемому изобретению по технической сущности является устройство для кодирования, содержащее группу входов устройства, информационный и контрольный регистры, группу выходов устройства, регистр прямого кода, схему сравнения, две группы элементов И, элемент ИЛИ, группу элементов НЕ, группу элементов ИЛИ, элемент НЕ и блок сумматоров, поичем группа входов устройства соединена со входами информационного регистра, выходы элемента ИЛИ совместно с выходами блока сумматоров подключены ко входу, онтрольного регистра, входам элементов И пеево, - ; группы и через элемент НЕ ко входам элементов И второй группы, выходы бгока сумматоров подключены ка входам контрольного регистра, выходы инфор ационного регистра соединены со входами первой и второй группь 1 элементов И, схемь 1 сравнения и входами контролируемого запоминающего устройства, выходы которого связаны с регистром прямого кода, входы схемы сравнения подключены, кроме того, к выходам регистра прямого кода, входы блока сумматоров совместно с группой выходов подключены к выходам группы элементов ИЛИ, на входы которой подключены выходы групп элементов И.Недостатками этоо устройства являются значительные временные затраты и возможность формирования контрольного признака только для информации онтролируемого запоминающего устройства.Целью изобретения является увеличение быстродействия устройства,Эта цель достигается тем, что в устройство введены блоки памяти, причем группа входов устройства соединена со входами информационного регистра, выходы которого подключены к входам всех блоков памяти, кроме первого входам модульных сумматоров первого яруса блока сумматоров и совместно с выходами контрольногорегистра к группе выходов устройства, выходы блоков памяти связаны, совместно с5 выходом блока сумматоров, со входами контрольного регистра, выходы модульных сумматоров каждого яруса блока сумматоров,кроме последнего, соединены со входамисоответствующих модульных сумматоров10 последующих ярусов, а выход модульногосумматора последнего яруса является выходом блока сумматоров и подключен, крометого, ко входу первого блока памяти,Устройство кодирует числа, поступаю 15 щие на его входы, в соответствии с каскадируемым вырожденным кодом взвешенныхгрупп КВВГ-кодом), суть которого заключается в следующем.Информационная часть кода числа со 20 провождается, как и при известных способах контроля, контрольным признаком. Нов отличие от известных способов контрольный признак состоит иэ двух частей, каждаяиз которых вычисляется следующим обра 25 зом Информационная часть кода числа разбивается на фиксированные группыопределенной разрядности, например, на игрупп по 5 разрядов в каждой, Разрядностьгрупп 5 определяет максимальную крат 30 ность обнаруживаемых и исправляемыхошибок, Для расчета г:ервой ча ти контрольного признака используется вырожденный ВГ-код, который отличается от ВГ-кодавеличинами используемых весовых коэффи 35 циентов и контоольного модуля и получаетиз последнего, если в фоомуле длярасчета контрольного признакапг(А) =- (й С),1 (1)л 0где с - код 1-той группы, рассматриваемыйкак некоторое число;С - весовой коэффициент 1-той группы;с) - контрольныи модуль;5 и - число 5-разрядных групп, на которые разбит код исходного числа,знак (Х)1 означает вычисление остаткаот деления числа Х на число о,в качестве весовых коэффициентов использовать С = 1 для всех значений , а в качествеконтрольного модуляЧ В этом случае будет получен контрольныйпризнак той же разрядности 5, что и разрядность групп, на которые разбито исходноечисло. Естественно, что при этом код теряеткорректирующие свойства, так как он позволяет только определить факт наличия ошибки, но не позволяет определить ее место ивеличину, 1762412Однако если место ошибки определено каким-либо другим способом, то вырожденный ВГ-код позволяет величину этой ошибки определить, Действительно, при наличии ошибки в)-той группе величиной Ла) величина контрольного признака в соответствии с (1) при С) = 1 будет равна:1 - 1ггд) = ( 2 гц ц г а ц Л а,ц.а ) ц,) =-1+1а разность контрольных признаков исходного и искаженного чисел, вычисленная по контрольному модулюгЛг=(г(А) - гГАц-)а ц.П =1.(а гЛа) ц. Й а -г 1=)+1- Х а)ц =/Ля.)ц = агц, г 2) Поэтому, если место ошибки известно, то ее исправление осуществляется легко, т.к,а =(а .Ла,ц,откудаа 1 = 1 а 1 + Л а),о .Для определения ;еста ошибки используется вторая часть контрольного признака, которая полуц:ается как совокупность из и частных контрольных признаков. Каждый из частных контрольных признаков . относится к соответствующей Г-й) Фиксированной группе разрядов указанного выше разбиения и получается относительно вегичины а) применением любого обнаруживающего кода, например, контроля по модулю д 1, где Я 1 Ч, тЕ.1) =(а ц) (3)Если применить к исходному коду процедуры (1, 3), то контрольный признак числа будет представлен совокугностьюР(А) = Г (А), т 1(а 1,. 12 а 2,) тп(ап ), (4) которая сопровождает исходное число при его хранении, передаче и т и.Совокупность исходного числа и его контрольного признака (4) образует информационную и контрольную части разрядов каскадируемого вырожденного ВГ-кода (КВ В Г-кода), формируемого в и редлагаемом устройстве, При декодировании числа в устройствах обнаружения и исправления ошибок применение процедуры (3) и сравнение величин б с ранее вычисленными позволяет определить наличие ошибки и ее место, а применение процедур (1, 2) - наличие ошибки и ее величину, Совместная обработка информации о наличии ошибки позволяетдульных сумматоров 5 образует пирамидальный блок сумматоров б для сложения и чисел, в первом ярусе которого использует 50 ся)п/2( модульных сумматоров 5, а в последнем - один модульный сумматор 5. Общее число ярусов модульных сумматоров 5 равно 1 од 2 п(, где знак )х( означает вычисление ближайшего целого значения к величине Х, При этом на выходе блока сумматоров 6 формируется величина и,Г(А) = ( Х Г 4обеспечить высокую вероятность ее обнаружения, а значение величины ошибки - ее безусловную коррекциюНа чертеже представлена схема устрой ства кодирования.Устройство содержит группу входов 1устройства, информационный и контрольный регистры 2, 3, блоки памяти С, модульные сумматоры 5, блок сумматоров 6, выход 10 7 устройства.При этом группа входов 1 соединена совходами информационного регистра 2, выходы которого подключены ко входам всех блоков памяти 4, кроме первого, входам со ответствующих модульных сумматоров 5первого яруса блока сумматоров б и совместно с выходами контрольного регистра 3, - к группе выходов 7 устройства, выходы модульных сумматоров 5 каждого яруса, кроме 20 последнего, блока сумматоров б соединенысо входами соответствующих модульных сумматоров 5 последнего яруса является выходом блока сумматоров б и связан, со входом первого блока памяти 4 и, совместно 25 с выходами блоков памяти 4, - со входомконтрольного регистра 3.Регисто 2 предназначен для приема иГ.ч е,) ":я Г.: о. -я,ЙГо .1 сходноГО числа, арегистр 3 - для приема и хранения форми руемого устройством Б + (и+1)Гп-разрядногоконтрольного признака кода числа,блоки памяти 4 предназначены для табличного расчета частных контрольных признаков 1(а) ) для всех групп разрядов 35 исходного числа, а первый из них - для расчета частного контрольного признака от величины контрольного признака вырожденного ВГ-кода, т.е. для расчета величины 1 (Г(А). Для этого в каждой ячейке с 40 адресом а) или Г(И) соответствующего блока памяти хранится вычисленная константа 1)(я ) или 1(Г(А. Разрядность всех этих констант - гп, емкость каждого из блоков памяти 2545 Модульные сумматоры 5 предназначены для сложения кодов, поступающих на их входы по модулю Г). Совокупность всех мовэ 7 передаются пЯ разрядов исходного кода с выхода информационного регистра 2 и 5 (п 1)гл разрядов контрольного признака г(А) =(а )1 1.=1Так как величина контрольного модуля г( = =2, то для организации сложения по модулю в каждом из модульных сумматоров 5 достаточно применить е качестве таких сумматоров Я-разрядные сумматоры без использования переносов из старшего Я-го разряда, Полученное значение г (А) записывается в контрольный регистр 3 и, кроме того, передается в первый из блоков памяти 4, По входному коду, являющемуся адресом ячейки. в каждом из блоков памяти 4 считываются частные контрольные признаки этого кода Ца.), Эти частные контрольные признаки также записываются в контрольный регистр 3. При этом на выход устройстСоставитель В.ВасиленкоРедактор Н.Каменская Техред М.Моргентал Корректор О,Густи Заказ 3265 Тираж ПодписноеВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР113035, Москва, Ж, Раушская наб 4/5 Производственно-издательский комбинат "Патент", г, Ужгород, ул.Гагарина, 101 которая поступает в первый из блоков памяти 4 и, кроме того, вместе с частными контрольными признаками б( Ч ) заггисывается в контрольный регистр 3.Устройство работает следующим образом.Исходное, подлежащее кодированию число поступает нэ группу входов 1 и записывается в информационный регистр 2 и с его выходов поступает одновременно на вход блока сумматоров 6 и на второй из блоков памяти 4. При этом первая группа разрядов поступает на первый вход первого модульного сумматора 5 первоо уровня, вторая - на второй вход первого модульного сумматора 5, и т,д, и-ная группа поступает на второй вход последнего из )и/2 модульных сумматоров 5 первого уровня, После сложения в модульных сумматорах 5 первого уровня производится сложение полученных сумм в модульных сумматорах 5 второго и всех последующих из )Оц 2 и ярусов блока сумматоров 6 так, что нэ его выходе образуется контрольный признак вырожденного ВГ-кода 5 Р(А) г(А), 11(гт 1). г 2(е 2), .Е(а) 1, фА,которые в совокупности образуют КВВГ-код исходного числа.В предлагаемом устройстве по сравне нию с прототипом снижены временные затраты, т,к. для кодирования потребуется время для запис информации в два регистра и ее сложения в блоке сумматоров, а у прототипа дополнительно к этому - время 15 для записи в регистр прямого кода, длясравнения кодов и передачи их через элементы И, НЕ и два элемента ИЛИ.Кроме того, прототип обеспечивает кодирование информации только при его подклю чении к контролируемому запоминающемуустройс ву. в то время как предлагаемое устройство обеспечивает кодирование любых чисел, поступающих на его входы в параллельном коде.25 Формула изобретенияУстройство кодирования, содержащееинформационный регистр, входы которого являются информационными входами устройства, блок сумматоров, выходы которого 30 подключены к первым входам контрольногоОегистра, выходы которого являются выходами контрольных признаков устройства, о т л и ч а ю щ е е с я тем, что, с целью увеличения быстродействия устройства, в 35 него введены первый и второй блоки памяти, выходы которых соединены г, вторыми входами контрольного регистра, входы первого блока памяти соединены с выходами блока сумматоров, выходы информационно го регистра - с входами блока сумматоров,второго блока памяти и являются информационным выходом устройства.