Цифровой синтезатор частот

5 Н 03 В 19/00 НИЕ ИЗОБРЕТЕНИ СО Сд ОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИ РИ ГКНТ СССР АВТОРСКОМУ СВИДЕТЕЛЬСТВУ(54) ЦИФРОВОЙ СИНТЕЗАТОР ЧАСТОТ7) Изобретение относится к радиотехнике,Цель изобретения - увеличение числа одновременно формируемых сигналов при упрощении устройства. Цифровой интеграторчастот содержит опорный генератор 1, блок2 синхронизации, преобразователь 3 кодов,блок 4 оперативной памяти, мультиплексор 5, первый накапливающий сумматор 6, второй накапливающий сумматор 7, цифроаналоговый преобразователь 8 и фильтр 9 нижних частот. Синтезируемый выходной сигнал представляет собой сумму гармонических функций. Коды синтезируемых частот поступают на входы мультиплексора 5, который поочередно подключает их к входу второго накапливающего сумматора 7, который совместно с блоком 4 форомирует коды, соответствующие текущей фазе синусоид, Данный код поступает на вход преобразователя 3, преобразующего его в код. соответствующий уровню синусоиды. Цифровой синтезатор частот способен формировать многочастотный сигнал с большим количеством спектральных составляющих без увеличения аппаратурных затрат, 3 ил.Изобретение относится к радиотехникеи может быть использовано в приемопередающих устройствах, в системах коротковолновой радиолокации.Целью изобретения является увеличение числа одновременно формируемых сигналов при упрощении устройства.На фиг. 1 представлена электрическаяструктурная схема цифрового синтезаторачастот; на фиг. 2 - временные диаграммыего работы; на фиг. 3 - пример выполненияблока синхронизации.Цифровой синтезатор частот содержитопорный генератор 1, блок 2 синхронизации, преобразователь 3 кодов, блок 4 оперативной памяти (БОП), мультиплексор 5,первый накапливающий сумматор 6, второйнакапливающий сумматор 7, цифроаналоговый преобразователь (ЦАП) 8, фильтр.9 нижних частот.На фиг. 2 а представлен период опорного генератора 1; на фиг. 2 б - деление периодаопорного генератора 1 на "2", на фиг, 2 в -деление периода дискретизации на И+1временной интервал; на фиг, 2 г - сигнална входе "Запись-считывание" БОП 4; нафиг.2 д, е,ж - параллельный код, поступающий на адресные входы БОП 4 и мультиплексора 5; на фиго. 2 з - (К+1)-е импульсыопорной последовательности, поступающиена тактируемый вход ЦАП 8; на фиг, 2 и -импульсы опорной последовательности, поступающие на вход установки нуля первогонакапливающего сумматора 6, на фиг, 2 к -напряжение на выходе ЦАП 8,Цифровой синтезатор частот работаетследующим образом.Сигнал на выходе цифрового синтезатора частот О(т)ух должен представлять собойсумму гармонических функций, напримерсинусоид, единичной амплитудыы ( )вых = ы ( )/ =п (2 лР)3 ) 1)1= - 1 )=1где ) = 1, ., й - номер функции;Е 1,- соответственно частота и начальная фаза )-й функции,Частоты Г произвольны, не связаны какими-либо соотношениями и задаются накодовых входах 1, 2, , У синтезируемыхчастот Р 1, .Ры,Порядок формирования сигнала (1) впроизвольном )-м шаге работы цифровогосинтезатора частот следующий,Мультиплексор 5 переключается системой сигналов (фиг, 2 д, е, ж), поступающих сблока 2 синхронизации, и поочередно подключает коды 1, 2, И синтезируемых частот к входу второго накап,ливающегосумматора 7, и совместнос БОП 4, включен ным информационными входами между сумматором и регистром, представляет собой М-канальный накапливающий сумматор,Последний заменяет И многоразрядных 5 накапливающих сумматооов (интегратор) исовместно с мультиплексором 5 выполняет их функции, что существенно упрощает синтезатор, Количество адресных входов БОП 4 определяется количеством одновременно 10 формируемых сигналов (И) и при современной элементной базе БОП 4 может быть большим (до 2 , Второй накапливающий1 Зсумматор 7 тактируется импульсами блока 2 синхронизации (фиг, 2 в) и совместно с БОП 15 4 формирует коды, соответствующие текущей фазе синусоид согласно (1),р ( г ) = 2 л Г 1 + ср(2) 55 20 25 30 35 40 45 С поступлением первого параллельного кода с блока 2 синхронизации на адресные входы мультиплексора 5 и БОП 4 происходит подключение кода 1 первой частоты к информационному входу второго накапливающего сумматора 7, одновременно выбирается первая эона памяти БОП 4. Первую половину первого периода тактовой последовательности импульсов БОП 4 находится в режиме считывания.Значение кода первой зоны памяти поступает на регистр второго накапливающего сумматора 7 и записывается импульсом 53 с блока 2 синхронизации (фиг. 2 в),Сумматор в составе второго накапливающего сумматора 7 производит сложение кода первой частоты с существующим кодом первой зоны памяти БОП 4. Во второй половине первого тактового интервала (фиг. 2 г) происходит запись результата вычисления (первого накопленного значения ) в первую зону памяти БОП 4. С поступлением второго параллельного кода с блока 2 синхронизации (51) по нарастающему фронту тактового импульса (фиг, 2 а) на адресные входы мультиплексора 5 и БОП 4 происходит подключение кода второй частоты к информационному входу второго накапливающего сумматора 7 и одновременно выбирается вторая зона памяти БОП 4, Первую половину второго периода 1 актовой последовательности импульсов БОП 4 находится в режиме считывания. Значение кода второй зоны памяти поступает на регистр второго накапливающего сумматора 7 и записывается импульсом 53 (фиг. 2 в) с блока 2 синхронизации,Сумматор второго накапливающего сумматора 7 производит сложение кода второй частоты с существующим кодом второйзоны памяти БОП 4, Во второй половине второго тактового интервала(фиг, 2 г) происходит запись результата вычисления (нового накопленного значения) во вторую зону памяти БОП 4 и т.д. 5Таким образом, происходит вычисление текущей фазы всех Й синтеэируемых частот.Коды текущей фазы заданных частот поступают на вход преобразователя 3, кото рый преобразует код, соответствующий фазе р (т ), в код, соответствующий уровню синусоиды з и (р ( с ) )Результат преобразования с учетом знака заносится импульсом ЯЗ (фиг. 2 в) с 15 блока 2 синхронизации в первый накапливающий сумматор 6, После опроса мультиплексором 5 поочередно всех 1, 2, , й кодов синтезируемых частот и занесения соответствующих й кодов синусоиды в пер вый накапливающий сумматор 6 в нем оказывается код выборки функции 0(1)вых согласно(1) до моментами=)Т, где Т =(И+1) Т, 9 = О, 1, 2,(Т - период последовательности тактовых импульсов), 25Далее этот код пересылается в ЦАП 8 (Я 4), после чего первый накапливающий сумматор 6 сбрасывается в нулевое состояние (И+1)-м импульсом Я 5 (фиг. 2 м) с блока 2 синхронизации в нулевое состояние. 30Аналогично происходит следующий цикл формирования выборки функции Цт)аык для очередного момента времени (9+1) Т. Сигнал на выходе ЦАП 8 представляет собой ступенчато-постоянную аппрок счимацию функции О(т)аык с периодом дискретизации Тц (фиг. 2 к).Фильтр 9 отделяет побочные компоненты спектра, связанные с дискретизацией.Для возможности фильтрации необхо димо выбирать значения 1(9) =- 1/Тц и Гмак в соответствии с теоремой В.В.КотельниковаРц -2 Емакс,где 1, Емакс - частота дискретизации и наи большая частота из диапазона синтезируемых частот соответственно.Основные процессы в устройстве пояснены на фиг, 2 временными диаграммами для семичастотного сигнала (й =7), Период 50 дискретизации Т 9 содержит 4(И+1) периодов Т последовательности тактовых импульсов. Значение Т(фиг, 2 а) выбрано из условия Ттзп+ 1 счЛтб 55 где 1 зп, тсч - время записи и считывания соответственно используемого ОЗУ 4;ЬМ - время задержки кода в накапливающий сумматор 6. Импульсная последовательность периода Т (фиг. 2 а) является исходной для блока2 синхронизаци, который (фиг. 3) содержитдва делителя на два 10, 11, счетчик 12 исхему И 13,Блок 2 синхронизации формирует группы сигналов Я 1,55; Я 2 - импульсы записисчитывания БОП 4 (фиг, 2 г); ЯЗ - импульсызаписи в регистры первого 6 и второго 7накапливающих сумматоров (фиг, 2 в); Я 4 -импульсы записи в ЦАП 8 (фиг. 2 з 1 с периодом следования Т 9; Я 5 - импульсы обнуления (фиг, 2 и) первого накапливающегосумматора 7 с периодом следования Т; Я 1 -многоразрядный (1092 М) параллельный двоичный код (фиг, 2 д, е, ж), поступающий наадресные входы мультиплексора 5 и БОП 4,причем для мультиплексора 5 последний параллельный двоичный код, соответствующий всем нулям на адресных входах,соответствует нерабочему состоянию.Из фиг. 2 видно, что оно совпадает свосьмым интервалом (для М =-7), в которомрезультат пересылается иэ первого накапливающего сумматора 6 в ЦАП 8.Его выходной сигнал (фиг, 2 д) в процессе работы синтезатора проходит черезфильтр 9 нижних частот и фильтрует многочастотный аналоговый сигнал (1).Таким образом, в цифровом синтезаторе частот существенно уменьшаются аппаратные затраты с одновременнымповышением надежности работы и существенными упрощениями конструкции прибора,Цифровой синтезатор частот способенформировать многочастотный сигнал сбольшим количеством спектральных составляющих, Причем любое сколь угодно большое увеличение количества формируемыхспектральных составляющих в выходномсигнале не увеличивает аппаратные затраты.В цифровом синтезаторе частот можноменять частоту отдельных составляющихпосредством изменения управляющих кодов независимо друг от друга и по любомузакону. В частности, можно формироватьполигармонический ЛЧМ-сигнал, используемый в системах, применяющих сложныесигналы.Формула изобретенияЦифровой синтезатор частот, содержащий последовательно соединенные опорный генератор и блок синхронизации,последовательно соединенные преобразователь кодов, первый накапливающий сумматор, цифроаналоговый преобразовательи фильтр нижних частот, мультиплексор, адресный вход которого подключен к кодовоЗаказ 3316 Тираж 424 Подписное ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ ССС 113035, Москва, Ж, Раушская наб 4/5 роизводственно-издательский комбинат "Патент", г, Ужгород, ул.Гагарина, 10 му выходу блока синхронизации, первый, второй и третий выходы которого соединены соответственно с установочным входом первого накапливающего сумматора, входом записи первого накапливающего сумматора и входом записи цифроаналогового преобразователя, о т л и ч а ю щ и й с я тем, что, с целью увеличения числа одновременно формируемых сигналов при упрощении синтезатора, введены последовательно соединенные второй накапливающий сумматор и блок оперативной памяти, адресный входи входуправления которого соответственно подключены к кодовому и к четвертому выходам блока синхронизации, первый информационный вход второго накапливающего сумматора и вход преобразователя 5 кодов подключены к выходу блока оперативной памяти, второй информационный вход и вход записи второго накапливаю- щего сумматора соединены соответственно с выходом мультиплексора и с вторым 10 выходом блока синхронизации, а й информационных входов мультиплексора являются кодовыми входами цифрового синтезатора частот,