Устройство для контроля вывода информации

ПИ АН ЗОБРЕТЕ Союз СоеетсеаСоциал мстнцеовхРеспублми 8563 БЦ Ддполнител ое к авт. свид-ву03.77121) 2459673 заявки51 22) Заявлено 09 присоединением 23) Приоритет -Опубликованб 06 Р 3/00О 06 Р 11/08 осударственысметет СССР се делам зобретен н открытй25.04,7 ЭБвллетень та опубликования описания 28 7 Я Автор изобретении еню(71) Зайвитель ИНФОРМАЦИ 54) УСТ ВО ТРОЛЯ ВЬ импульс теля си тактовь в, при этом вых ро нала ошибки являетсява1).х устройств заключае ыходом устройст Недостаток эт первым входам триггеров вого регис единичны вигового рноименных а, начиная выход перразрядов сдвиг с ттт-го разряд ого разряда сд ен с информац гистра соедидом устрой 1 атора, соедииным выхо ходом сулю тва и первым ненного в третьим входали с пер Изобретение относится к области вычислительной техники и может быть использовано в системах передачи данных, требующих формирования контрольных . разрядов при выводе информации.Известны устройства для вывода ин 5 формации, содержащие регистр сдвига, два сумматора по модулю два, триггер со счетным входом, блок определения четности, элемент запрета и формирова-. тель сигнала ошибки, причем первый вход первого сумматора по модулю два соединен со входом первого разряда регистра сдвига, второй вход - с выходом последнего разряда регистра сдвига, выход первого сумматора по модулю два через первую схему триггера соединен с первым входом второго сумматора по модулю два, выход которого через элемент запрета соецинен с формирователем сигнала ошибки, причем разрядные выходы регистра сдвига соединены со входами блока определения четности, а второй вход элемента запрета соединен с шиной ся в больших затратах аппаратуры.Наиболее близким по технической сущности к предлэгаемому является устройство для вывода информации, содержащее дешифратор, (т о ) -разрядный сдвиговый регистр, соединенный входом сброса с первым входом устройства, а входом про. - движения - со вторым входом устройства, тт -элементов И, первые входы которых подключены к третьему входу устройства, а вторые входы к соответствующим информационным входам устройства, выходы (и-гл+1) элементов И подключены квым и вторым входами устройства соответственно ( 2,Недостаток этого устройства состоитв больших аппаратурных затратах, чтоприводит также к снижению надежностиработы устройства.Целью изобретения является сокращение аппаратурных затрат.Поставленная цель достигается тем,что в устройство введены щ допопнитель Оных элементов И, (п -1) элементов ИЛИ:и элемент задержки, причем выходы элементов ИЛИ подключены соответственнок первым входам триггеров первых (гт). разрядов сдвигового регистра, первыевходы элементов ИЛИ соединены соответственно с выходами первых (в-) элементов ИЛИ, вторые входы элементов ИЛИсоединены соответственно с выходамипервых (а) дополнительных элементовИ, первые входы которых подключены квыходу дешифратора, управляющий входкоторого через элемент задержки подключен ко второму входу, устройства, первыйвход и выход ю -го дополнительного зле 23мента И соединены соответственно с инверсным выходом щ -го разряда сумматора и вторым входом триггера чъ-го разряда сдвигового регистра, единичный выход30триггера т-го разряда и нулевые выходытриггеров остальных разрядов подключенык соответствующим входам дешифратора,первый вход триггера (л+ т)-го разрядасдвигового регистра соединен с третьим35входом устройства.На чертеже представлена блок-схемаустройства, где: регистр 1 сдвига, элементы И 2, элементы ИЛИ 3, сумматор4, элемент 5 задержки, дешифратор 6,дополнительные элементы И 7, вход 8импульса сброса, информационный выход9, вход 10 для ввода информации в сдвиговый регистр, вход 1 1 импульсов записи; вход 12 импульсов сдвига.Устройство работает следующим образомВНа предварительно обнуленный импульсом по входу 8 регистр 1 через элементы И 2, стробируемые импульсом по входу 11, поступаетп-разрядное информационное слово, записываемое в первые и разрядов регистра. Одновременно импульс повходу 1 1 переводит в единичное состояние старший разряд регистра 1, имеющийномер (пщ),Поступающие затем по входу 12 импульсы сдвига, сдвигают содержимое регистра, в результате чего на выходе 9 лоследовательно разряд за разрядом выводится введенная в регистр информация .В процессе вывода информация поступаетв сумматор 4, выполняющий формированиеконтрольных разрядов в соответствии спринятым законом формирования,После вывода последнего. бита информа-.ционного слова все разряды регистра 1,за исключением т -го, обнуляются.Это состояние регистра 1 фиксируетсядешифратором 6, который сигналом со своего выхода разрешает запись состояниясумматора, в первые пЧ разрядов регистров.При этом первые (л 1-1) разрядов контрольного кода снимаются с прямых выходов сумматора, а щ -й разряд - с инверс ного.Затем записанный в регистр 1 контрольный код очереднымищимпульсами сдвига, поступающими по входу 12, выдаетсяпоследовательно на выход 9.Таким образом, устройство осуществляет выдачу и информационных и гь контрольных разрядов с использоваием существующего оборудования сдвигового регистра.Формула изобретенияУстройство для контроля вывода информации, содержащее дешифратор, (ю 4 й ) разрядный сдвиговый регистр, соединенный входом сброса с первым входом устройства, а входом продвижеия - со вторым входом устройства,п -элементов И, первые входы которых подключены к третьему входу устройства, а вторые входы - к соответствующим информационным входам устройства, выходы (и-я+1). элементов И подключены к первым входам триггеров одноименных разрядов сдвигового регистра, начиная с в-го разряда,.единичный выход первого разряда сдвигового регистра соединен с информационным выходом устройства и первым входом сумматора, соединенного вторым и третьим входами с первым и вторым входами устройства соответственно, о т л и ч а ю щ е е с я тем, что, с целью сокращения аппаратурных затрат, в устройство введены гй дополнительных элементов И, (т -1) элементов ИЛИ и элемент задержки, причем выходы элементов ИЛИ подключены соответственно к первым входам триггеров первых (щ -1 ) разрядов сдвигового регистра, первые входы элементов ИЛИ соединены соответственно с выходами первых (т) элементов И, вторые входы элементов ИЛИ5 .6585636соединены соответственно с выходами пер-,выход триггера т-го разряда и нулевые вых Ол -1) дополнительных элементов И, выходы триггеров остальных разрядов первые входы которых подключены соот- подключены к соответствующим входам ветственно к прямым выходам первых дешифратора, первый вход триггера (т -1) разрядов сумматора, вторые входыл+ п )-го разрядаа сдвигового региствсех дополнительных элементов И подклюра соединен с третьим входом устройчены к выходу дешифратора, управляющий ства.вход которого через элемент задержки Источники информации; принятые во подключен ко второму входу устройства, внимание при экспертизепервый вход и выходы -го дополнительно1, Авторское свидетельство СССР го элемента И соединены соответственно534764, кл. Ь 06 Р 11/08, 1974. с инверсным выходом ю-го разряда сум. Путинцев Н. Д, Аппаратный контматора и вторым входом триггера оъго роль управляющих ЦВМ. МСов.радио, разряда сдвигового регистра, единичный 1 966. ставитель В. Вертлибехред М. Петко Корректор О. Ковинская Редактор Н. Веселки 2058/44ЦНИИПИ Государственногпо делам изобретени5, Москва, Ж, Рауш Тираж 779о комитета С и открытий кая наб., д. Подписи 130 5 ал ППП "Патент", г. Ужгород, ул. Проектная,