Преобразователь биполярного кода в однополярный

Изобретение относится к автоматике и вычислительной технике и можетбыть использовано в устройствах приема дискретной инпормации.Целью изобретения является упрощение преобразователя.На чертеже представлена Функцио-нальная схема преобразователя.Преобразователь биполярног кода в 1 Ооднополярный содержит диЯеренциальный усилитель 1, компараторы 2,3, источники 4,5 положительного и отрицательного опорных напряжений, счетчики б - 8 импульсов, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 9, генератор 1 О тактовых импульсов и триггер 11,Преобразователь работает следуюпцмобразом,В отсутствие входной иноформации, 20когда на входных шинах имеется нулевой потенциал, на выходе усилителятакже присутствует нулевой потенциал.При этом сигналы с источников 4,5обеспечивают Аормирование на выходах 25компараторов 2,3 сигналов высокогологического уровня, Эти сигналы высокого уровня поступают на входы начальной установки Е счетчиков 6,7, навыходе которых устанавливаются сигналы низкого логического уровня, обеспе"чивающие сохранение на выходе триггера 11 сигнала низкого логическогоуровня.СИГНаЛЫ ЬтИЗКОГО ЛОГИЧЕСКОГО урОВНЯс выходов счетчиков 6,7 устанавливаюттакже на выходе элемента 9 сигнал низкого логического уровня,При этом счетчик 8 с низким потенциалом на входеРаЗРЕШЕНИЯ НаЧИНаЕт СЧИ.татЬ ПОСТУ"лающие на него с генератора 1 О тактовые импульсы. По истечении времениЕ=п Т, где п - количество тактовых импульсов, Тт - период следованиятактовых импульсов, на выходе счетчи- т,ка 8 устанавливается сигнал высокого логического уровня, поддерживающийэто состояние через вход разрешениясчета,.При появлении сигнала ицормапщ. 5единицы,чем соответствует положительный потенциал на входной шине А иОтрицательный потенциал на входной шине В, на выходе усилителя 1 в результате суммирования входных сигналовАормируется импульс положительной полярности, равный амплитуде входныхсигналов, Этот импульс., превышающийсигнал положительного напряжения с источника 4, устанавливает на выходекомпаратора 2 сигнал низкого логи;еского уровня и поддерживает на выходе компаратора 3 сигнал высокого логического уровня, В это же время счетчик 6 с низким потентдалом на входе резрешения, начинает считать поступающие на него с генератора 1 П тактовыеимпульсы. ПО истечении времени2 =пТ. На выходе счетчика о устанавливается сигнал высокого логического уровня поддерживающий это состояние через вход разрешения счета. Количество тактовых импульсов исчитаемыхЕсчетчиком,б, выбира,ется из соображений обеспечения прохОждения времени т. с момента появления инормацлонной единицы, близкого, но не превышаюг,его НОРМИРОВаННУтЮ ВЕЛИЧИНУ МИНИМаЛЬНой длительности действия импульса вход - НОГО КОДа ДЛИТЕПЬНОСТЬ С.т. ТаКТОВЬО: импульсов выбирается из "о;:тношенияР Фтт, Р,6 т., Где т- длительность дейстквия импульса входного кода.По сигналу высокого логического уровня с выхода счетчика 6 триггер меняет слое состояние и на инйормаци- онноМ вью оде прео:разователя Аормипуется сигнал высокого логического уров- НЯ, СООТВЕТСТВУ 1 ШтИЙ СИГНаЛУ тит:.фОРматтти Едт,т ттт.тцшВ это же время на выходе элемента 9 устанавливается сигнал высокого логи- ЧЕСКОГО ттРОВНЯ О=,т.,-,тттяшрь й СЧЕтттит. СостоЯниЯ выходов коьптарат.ОР.,т 3 Й счетчика 7 в процессе воздействия имПУЛЬСа ИНЖОРМаЦИИ ЕДИН,;:Вт НЕ.МЕНЯЮТСЯ,По Окончании действтр,.па входах А и В импульсов ицйормацин .-.,иницы и на- ЧаЛЕ ПауЫ дбСЛЕ; в ,тттттШЕт,с;, фита Воттной инйормации ы. выходе указ;рителя 1 приСттТСТВУЕТ УЛЕВОЙ "ОТЕНШтаЛр а Па БЫ ходе комнара"Ора 2 Аарюруется сигнал высокого логического уровня, Обнуляющий счетчик бСостоянття выходов компаратора 3, триггера 11 и счетчика 7 не мепяются,При этом на выхопе элемента 9 устанавливается сигнал низкого логичес- КОГО у-,т" Ня И СЧЕТЧИК ; НтЧннтаг:.т счита"1 ь тактовые импульсы .По ИСТЕЧЕНИИ ВрЕМттти=-тт, Т , 1 т" выходе счетчика 8 и управляющем выходе преобразовател;:.;зь=.од синхроимлульсов) устанавливается сигнал высокого логического уровня, который поддерживается в счетчике 8 через вход разрешения сттета, КО;."тес", тто тактэг,:,ттх.импульсов п выбирается из соображений обеспечения прохождения с момента окончания импульса входного кода време ьи , близкого, но не превышающего5 нормированную величину минимальной длительности паузы в каждом бите входной информации.При появлении сигнала информации нуля (Лиг. 2), чему соответствует положительный потенциал на входе В и отрицательный потенциал на входе А, на выходе усилителя 1 формируется импульс отрицательной полярности, превышающий по абсолютной величине отрицательное напряжение с источника 5, устанавливающий на выходе компаратора 3 сигнал низкого логического уровня и поддерживающий на выходе компаратора 2 сигнал высокого логическо го уровня. В этот момент счетчик 7 с низким потенциалом на входе разрешения начинает считать тактовые импульсы в течеиие времени е, после чего на выходе счетчикаустанавливается 25 сигнал высокого логического уровня, изменяющий состояние триггера 11 и соответствующего выхода, Формируя сигнал низкого логического уровня, соответствующий сигналу информации нуля. 30В это же время на выходе элемента 9 устанавливается сигнал высокого логического уровня, обнуляющий счетчик 8. В момент начала паузы входной инйормации нуля на выходе элемента 9 устанавливается сигнал низкого логического уровня, включающий счетчик 8, после чего по истечении времени сна его выходе устанавливается сигнал высского логического уровня. 40Появление на выходе преобразователя несинАазной импульсной помехи любой длительности в интервале времен 0(с с во время действия кодового импульса выявляется схемой контроля 45. длительности кодового импульса (счетчики 6,7). При этом искаженный импульс кода с длительностью меньшей, чем нормированная, не меняет информации на информационном выходе, а на управляющем выходе в процессе анализа паузы текущего бита входной инйорма 68 6ции не будет сформирован сопровождающий синхроимпульс.Появление несиназной импульсной помехи во время паузы между импульсами соседних битов кода информации выявляется схемой контроля длительности паузы (счетчик 8) . При этом сокращенная по сравнению с нормированной (,) пауза обеспечивает также отсутствие синхроимнульса на управляющем выходе.Высокую степень подавления синАазных помех, а также отсутствие инФормации на соответствующих выходах при обрыве одной иэ шин передачи ин-, формации датчика, обеспечивает применение диЗАеренциального усилителя Формула изобретенияПреобразователь биполярного кода в однополярный, содержащий дифференциальный усилитель, входы которого являются входами преобразователя, выход диййеренциального усилителя соединен с первыми входами первого и второго компараторов,выходы которыхсоединены с К-входами одноименных счетчиков импульсов, выходы которых соединены с С-входами соответственно первого и второго счетчиков и соответственно с Я- и К-входами триггера, выход которого является информационным выходом преобразователя, источники положительного и отрицательного опорных напряжений, выходы которых соединены с вторыми входами соответственно первого и второго компараторов, генератор тактовых импульсов, выход которого соединен с Ч-входами первого, второго и третьего счетчиков импульсов, выход третьего счетчика импульсов соединен с его С-входом, элемент ИСКЛ 10- ЧА 10 ЩЕЕ ИЛИ, выход которого соединен с В.-входом третьего счетчика, о т - . л и ч а ю щ и й с я тем, что, с целью упрощения преобразователя, первый и второй входы элемента ИСЮПЯА 1 ЩЕЕ ИЛИ подключеиы к выходам одноименных счетчиков импульсов, выход третьего счетчика импульсов является управляющим выходом преобразователя.