Многоканальный программируемый генератор импульсов

)4 НОЗКЗ НИЕ ИЭОБРЕТЕНИ К АВТОР то фо 4 ь вМ ОСУДАРСТВЕННЫЙ НОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИ У СВИДЕТЕЛЬСТВУ(71) Новосибирский электротехнический институт(56) Авторское свидетельство СССРУ 953703, кл. Н 03 К 3/64, 1981.(54) МНОГОКАНАЛЬНЫЙ ПРОГРАММИРУЕМЫЙГЕНЕРАТОР ИМПУЛЬСОВ(57) Изобретение может быть использовано в составе универсальных высокопроизводительных систем техничес- .кой диагностики и способствует расширению функциональных возможностейустройства. Генератор импульсов содержит опорный генератор 1 и И каналов 4:14.И формирования импульсов, каждый из которых включает блоки 5 и 6 управления и памяти, селекр 7 частоты и счетчик 8. Введение рмирователя 2 образцовой частоты И/2 триггеров 3.13.И/2, а также предложенное выполнение блока 5 управления обеспечивают взаимно независимое формирование периода импульсов в каждом канале 4.14.И и изменение значения периода, длительности и задержки формируемых импульсов без прерывания их генерирования. Кроме того, в устройстве расширяется динамический диапазон значений периода импульсных последовательностей при сохранении разрядности управляющего слова. 2 з.п. ф-лы, 3 ил.Изобретение относится к импульсной технике и может быть использовано как с составе универсальных вьп.окопроизводительных систем техничес 5 кой диагностики, автомати ческого управления и контроля, так и автономно, в качестве таймера для вычислительных устройств, работающих в реальном масштабе времени, блока задания и измерения временных интервалов, устройства синхронизации и т,д.Цель изобретения - расширение функциональных возможностей многоканального программируемого генератора импульсов за счет обеспечения взаимно независимого формирования периода импульсов в каждом канале и изменения значений периода, длительности и задержки формируемых в каждом канале 20 импульсов без прерывания их генерирования, а также расширение динамического диапазона значений периода импульсных последовательностей при сохранении разрядности управляющего 25 слова.На фиг. 1 представлена функциональная схема многоканального программируемого генератора импульсов; на фиг. 2 - функциональная схема бло ка управления; на фиг, 3 - временные диаграммы, поясняющие работу блока управления.Многоканальный программируемый генератор импульсов содержит опорный генератор 1, выход которого подключен к входу формирователя 2 образцовой частоты И/2 триггеров 3.13.11/2 и И каналов 4.1. 411 формирования импульсов, каждый из которых 40 содержит блок 5 управления, блок 6 памяти, селектор 7 частоты и счетчик 8, В каждом из И каналов 4.1, , ,4.М синхровход 9 блока 5 управления соеДинен с ВыхОДОм 1 0 переполнения счет 45 чика 8, С-вход которого соединен свходом записи адреса селектора 7 частоты и подключен к выходу 11 блока 5 управления, выходы 12 и 13 которого соединены соответственно с входами записи и адреса блока 6 памя 50 ти. Группы выходов 14 и 15 блока 6 памяти соединены соответственно с информационными входами счетчика 8 и с соответствующими адресными входами55 селектора 7 частоты, подключенного выходом 16 к счетному входу счетчика 8, выход переполнения 10 которого является выходом 17 канала 4. Информационные входы 18.1,..,18,Г селектора частоты 7 и синхровход 19 блока 5 управления каждого канала 4 соединены соответственно с выходами 20,120,1 формирователя 2 образцовых частот и выходом 21 опорного генератора 1. Управляющий вход 22 бло. ка 5 управления соединен с соответствующими входами остальных каналов 4 и образует шину 23 управления генератора, шина 24 данных которого образована К линиями, из которых в каждом канале первые К линий соединены с входами 25 данных блока 5 управления, а К линий - с соответствующим входом данных блока 6 памяти. Выходы триггеров 3.1. З.И/2 образуют группу выходов 26.126.И/2 генератора, дополнительная группа выходов27.127.М которого образована выходами 17.117.11 каналов 4.14.И причем выходы 17.(2-1) и 17.(2 д) подключены соответственно к Б- и К-входам триггера 3., где 1 от 1 до И/2. Цепи установки устройства в исходное состояние не показаны.Блок 5 управления (фиг.2) содержит цифровой компаратор 28, регистр 29, триггер 30, дешифратор 31, элемент 32 задержки, элемент ИЛИ 33, двоичный К-разрядный счетчик 34, К-разрядный регистр 35 и регистр 36, элемент И 37, мультиплексоры 38 и 39 "СИ 11" Вывод", "СИА" и "Сброс" управляющего входа 22 блока 5 управления образованы соответственно разрешающим входом цифрового компаратора 28, выходом триггера 30, первым разрешающим входом дешифратора 31, С- и К-входами регистра 29, информационный вход 4 1 которого соединен с выходом цифрового компаратора 28. Первые (п) линии входа данных 25 блока 5 управления соединены соответственно с первыми (и) информационными входами 42.142.(п) цифрового компаратора 28, каждый из (и) вторых информационных входов которого соединен с соответствующей линией шины "1"Второй информационный вход регистра 29 соединен с и-й линией входа данных 25 блока 5 управления. Синхровходы 9 и 19 блока 5 управления образованы соответственно первым входом элемента И 37, подключенным к счетному входу счетчика 34, и вторым входом элемента И 37, выход ко 1374413торого является выходом 11 блока 5 управления. Выход 12 блока 5 управления образован соединенными между собой выходом элемента задержки 32 и первым входом элемента ИЛИ 33, выход 43 которого соединен с С-входом триггера 30, инверсный К- и 0-входы которого соединены соответственно с первым разрешающим входом дешифратора 31 10 и с линией "1", второй разрешающий 44 и информационный 45 входы которого соединены соответственно с первым и вторым выходами регистра 29Выходы 46 и 47 дешифратора 31 соединены соответственно с входом элемента 32 задержки и вторым входом элемента .ИЛИ 33, подключенным к соединенным между собой С-входом регистров 35 и 36, Выходы 48.148.(К) младших разрядов счетчика 34 и выходы 49.149.(К) младших разрядов регистра 35 соединены соответственно с первой и второй группами информационных входов мультиплексора 38, адресный вход которого соединен с первым адресным входом мультиплексора 39 и подключен к выходу 46 дешифратора 31; К информационных входов регистра 35 и три информационных входа регистра 36 соединены соответственно спервыми (К+3) линиями входа данных 25 блока 5 управления. Выходы 50 - 52 регистра 36. соединены соответственно с Е-входом счетчика 34, вторым адресным и соединенными между .аобой третьим и.четвертым инвертирующим информационными входами мультиплексора 39, первый и второй информационные входы которого соединены с выходами старшего разряда соответственно счетчика 34 и регистра 35, К линий выхода 13 блока 5 управления образованы выходами мультипликато" ров 38 и 39, а вход 25 данных блока 5 управления образован К, линиями,.,Устройство работает следующим образом.В исходном состоянии (при включении питания, начале работы) триггеры 3.1;З.Н/2 счетчик 8 каналов 4.14.И счетчики 31 и 32, регистры 29 и 30 блока 5 управления каждого из каналов 4.14.И обнулены.В каждом из И каналов 4 каждый из (и) вторых информационных вхо дов цифрового компаратора 28 соединен с соответствующей линией шины "1" ,или "0". Таким образом задается собственный номер 1-го канала в двоичном коде.На выходе 21 опорного генератора 1 формируется последовательность импульсов с частотой Е,п,на выходах 20,1,20, - последовательности тактовых импульсов с образцовыми частотами Й б 1Об,1Об.При этом Год К,1 й бе КК,е=К Гогде КК коэффициенты деления соответственно 11 ступеней формирователя 2 образцовой частоты.Работа генератора описывается на примере одного из И каналов 4, так как остальные идентичны и работают независимо один от другого.Выбор образцовой частоты, 1 б в канале 4д производится с помощью селектора 7 частоты, который подключает на свой выход 16 один из входов 18.118.1 в соответствии с кодом поддиапазона, поступающим на его вход адреса.Счетчик 8 работает следующим об" разом.На счетный вход двоичного счетчика, в котором записан код коэффициента деления Р, поступает последова" тельность импульсов с частотой Е Переполнение счетчика происходит че 1рез время = -- (Р+1),обЕсли каждый раз после переполнениясчетчика вновь записывать в него кодР , прихода очередного тактового импульса, то на выходе переполнениясчетчика формируется последовательность импульсов с периодом Т=.Совместная работа селектора 7 час1тоты и счетчика 8 по описанному принципу обеспечивается с помощью блока 5 управления. Счетный импульс(выход 20.1, фиг. 3), по переднемуфронту которого произошло переполнение счетчика 8, приводит к формированию высокого уровня на выходе 10последнего и соответственно на первом синхровходе 9 блока 5 управления,в результате чего открывается элемент И 37, а также (при наличиина выходе 50 уровня "1") происходитувеличение адреса считывания блока 6памяти на единицу (выходы 48.148.К). Очередной импульс на выходе21 опорного генератора, поступающийна второй синхровход 19 блока 5 уп"5 137441 равления, проходит через элемент И 37 на выход 11 и производит запись кодов Ь и Р, считанных из блока 6 .памяти по предварительно сформированному адресу соответственно в селектор 7 частоты и счетчик 8При этом на выходе 10 устанавливается нужный уровень, элемент И 37 закрывается.Работа канала 4 согласно приведен ному описанию обеспечивается в случае, если К ъ 2. Целесообразно принять Х =Г, /2.Для обеспечения плавного перекрытия диапазона программирования перио да генерируемых импульсов должно выполняться соотношение:об, К+1 5в=1 Р- з,,06. 11 1Возможны следующие режимы работы канала.1. Формирование импульсов с постоянным периодом. В этом случае после каждого переполнения счетчика 8 инкрементация адреса считывания не происходит (на выходе 50 находится уро" вень "О") и поэтому в селектор 7 частоты и в счетчик 8 нерезаписываются одни и те же значения кодов Ь и Р. При этом на выходе 17 канала 4 фор мируются импульсы с постоянным периодом.2. Динамическое изменение периода импульсов по заранее заданному закону, В этом режиме после каждого пере полнения счетчика 8 происходит инкрементация адреса считывания, в результате чего изменяются значения кодов Ь и Р, перезаписываемые в селектор 7 частоты и в счетчик 8, 403. Программирование канала без прерывания генерирования импульсов. При этом в промежутках времени между моментами переполнения счетчика 8 производится запись нового набора кодов 45 Ь и Р в сегмент памяти блока 6 памяти, доступный по записи,В нужный момент времени режимы работы сегментов взаимно изменяютсяи происходит быстрая смена программы. 50Описанные режимы работы канала,а также прием информации от ЭВМ впрограммном режиме обеспечиваютсяблоком 5 управления.Разделение адресного пространства 55на два сегмента, один из которыхдоступен по записи, а другой - посчитыванию, заключается в следующем. 3 6Адрес ячейки памяти блока 6 памятиопределяется параллельным двоичнымкодом а, а ,.,а , поступающим навход адреса 13 блока 6 памяти, Общийобъем адресного пространства блока 6памяти, определяемый числом комбинаций значений всех разрядных коэффициентов аа,а кода адреса А=2 Если устанавливать значение "О" или "1") одного из разрядных коэффициентов (обозначим его а,) независимо от остальных, то в адресном пространстве А выделится два непересекающихся адресных подпространства (сегмента) А объемом 2" " адресов каждое.При формировании кода адреса считывания независимо от кода адресазаписи таким образом, что значения а 1 в первом и втором кодах взаимно инверсны, один сегмент оказывается доступным в режиме записи, а другой - в режиме считывания, Изменение значения а. на обратное изменяет режимы1использования сегментов.Блок 5 управления (фиг. 2) работает следующим образом. Передача данных, адресов и команд управления от ЭВМ в генератор осуществляется в два такта и заключается в следующем, В первом такте ЭВМ передает на шину 23 управления и шину 24 данных устройства команды и адрес канала, которые поступают соответственно науправляющие входы 22 блока 5 управления и соединенные между собой входы данных 25 блока 5 управления и блока 6 памяти каждого канала.В и-разрядном параллельном двоичном коде адреса канала, поступающемв первом такте от ЭВМ на вход 25 блока 5 управления, (и) первых разрядов содержат код номера канала, а оставшийся и-й разряд содержит код устройства (в адресованном канале), которому адресуются данные, передаваемые во втором такте. При значении и-го разряда, равном О, данные передаются блоку 6 памяти и имеют смысл кодов Ь и Р, в противном случае данные поступают в регистры 35 и 36 и имеют смысл адреса ячейки памяти блока 6 памяти и команды управления. Во время первого такта (передается адрес внешнего устройства)ЭВМ на линии "ВУ" управляющего входа 22 блока 5 управления устанавливает высокий уровень, который разрешает13744работу цифрового компаратора 28 в каждом канале 4. При этом происходит сравнение кода номера канала (первые (и) разрядов кода адреса внешнего устройства) с собственным номером ка 5 нала, и в случае совпадения указанных кодов в каком-либо канале 4 на выходе цифрового компаратора 28 данного канала появляется уровень "1", который по переднему фронту сигнала "СИА" (см. фиг. 3) записывается в первый разряд первого регистра 29, во второй разряд которого записывается состояние и-го разряда кода ад 15 реса внешнего устройства (входы 44 и 45, фиг. 3). Таким образом, выбранный канал 4.3 устанавливается в адресованное состояние (на входе 44 высокий уровень).20Во втором такте (передаются данные) на линии Вывод" формируется высокий уровень, который разрешает работу дешифратора 31 в адресованном канале 4.1. При этом формируется высокий уровень на выходе 46 (при низком уровне на входе 45) или на выходе 47 (при высоком уровне на входе 45) .В первом случае импульс на выходе 46 переключает мультиплексоры 38 и 39 так, что на выход 13 блока 5 управления подключаются выходы 49,149.(К) регистра 35, в котором хранится адрес записи блока 6 памяти, и выход 49.К регистра 35 или инверсное значение выхода 51 регистра 36 (в зависимости от состояния его выхода 52) . Кроме того, импульс на выходе 46 (фиг. 3) вызывает формирование на выходе элемента 32 задержки задержанного импульса, который поступает на второй выход 12 блока 5 управления и производит запись параллельного двоичного кода (з первых разрядов которого являются кодом Г, а остальные 1 о 8 11 разряды - кодом поддиапазона Ь) установленного на входе данных 25 в блоке 6 памяти по адресу, который установлен на выходе 13 блока 5 управления. Этот же задержанный импульс устанавливает триггер 30 в единичное состояние, в результате чего на линии "СИП" устанавливается высокий уровень.55На выходе 47 высокий уровень формируется при установке на входе 25 данных блока 5 управления параллель 13 8ного (г+3)-разрядного кода, первые г ,разрядов которого содержат код номе" ра ячейки блока 6 памяти (адрес записи), в которую требуется записать коды Ь и Г, а оставшиеся три разряда - код команды, При этом (г+1)-й разряд определяет режим работы счетчика 34, соответственно "О" - хранение, "1" - инкремент адреса считывания блока 6 памяти при очередном переполнении счетчика 8; (г+2)-й разряд определяет режим использования объема блока 6 памяти соответственно "О" - односегментный режим, "1" два сегмента, доступные один по записи, другой по считыванию; (г+3)-й разряд определяет режим работы сегментов.При формировании высокого уровня на выходе 47, происходит запись адреса блока 6 памяти и кода команды в соответствующие регистры 35 и 36, Одновременно триггер 30 устанавливается в единичное состояние, в результате чего на линии "СИП" формируется высокий уровень.При наличии низкого уровня на выходе 46 (в том числе тогда, когда данный канал находится в неадресованном состоянии) мультиплексоры 38 и 39 переключены так, что на выход 13 блока 5 управления подключаются выходы 48.148.(К) счетчика 34, а также его выход 48.К или выход 52 регистра 36, в зависимости от уровня сигнала на линии 51.По окончании второго такта передачи данных от ЭВМ на линии "Вывод" устанавливается низкий уровень, в результате чего восстанавливается низкий уровень на выходе 46 (или на выходе 47) и на линии "СИП" адресованного канала. После этого может быть установлен высокий уровень на линии "Сброс" управляющего входа 22 блока 5 управления. Таким образом регистр 29 устанавливается в исходное состояние и после восстановления низкого уровня на линии "Сброс" генератор готов к приему информации от ЭВМ.Формула изобретения1, Многоканальный программируемый генератор импульсов, содержащий опорный генератор, выход которого соединен с первыми входами И-каналов фор .мирования импульсов, о т л и ч а ющ и й с я тем, что, с целью расширения функциональных возможностей, в него введены формирователь образцовой частоты и М/2 триггеров, при"5 чем выход генератора импульсов соединен с входом формирователя образцовой частоты, выходы которого соединены с соответствующими вторыми входами каналов формирования импульсов, В и К-входытриггеров соединены с выходами соответствующих каналов формирования импульсов, третьи входы,которых соединены с шиной управления, а четвертые входы - с шиной данных,2. Генератор по п. 1, о т л и " ч а ю щ и й с я тем, что канал формирования импульсов содержит блок управления, блок памяти, селектор частоты, счетчик, причем первая группа выходов блока управления соединена с адресными входами блока памяти, первая группа выходов которого соединена с информационными входами счетчика, а вторая группа выходов - с адресными входами селектора частоты, выход которого соединен с тактовым входом счетчика, выход переполнения которого соединен с первым синхровходом блока управления, второй выход которого соединен с входом записи блока памяти, синхровход счетчика объединен с взводом записи селектора частоты и соединен с третьим входом блока управления, второй синхровход которого является первым входом канала, информационные входы селектора частоты являются вторым входом канала, входы данных блоков управления и памяти являются шиной данных канала а управляющие входы блока управления являются шиной управления канала, выход переполнения счетчика является выходом канала.45 3. Генератор по п. 1, о т л ич а ю щ и й с я тем, что блок управления содержит цифровой компаратор первый второй третий регистры,Э Ф У50 триггер, дешифратор, элемент задержки, элемент ИЛИ, счетчик, элемент И, первый, второй, мультиплексоры, шины"О" и "1" причем первый информацион-Рный вход первого регистра соединен с выходом цифрового компаратора, первая группа входов которого является информационными входами блока управления, вторая группа входов цифрово-,го компаратора соединена с соответствующей линией шины "1", второй информационный вход первого регистра соединен соответствующим образом с входом данных блока управления, первыйи второй синхровходы которого образованы соответственно первым входомэлемента И, подключенным к счетномувходу счетчика, и вторым входом элемента И, выход которого являетсятретьим выходом блока управления,второй выход которого образован соединенными между собой выходом элемента задержки и первым входом элементаИЛИ, выход которого соединен с С-входом триггера, инверсный К- и Р-входыкоторого соединены соответственно с1 первым разрешающим входом дешифратора, и потенциалом "1", второй разрешающий и информационный входы дешифратора соединены соответственнос первым и вторым выходами первогорегистра, а первый и второй выходыдешифратора соединены соответственнос входом элемента задержки и вторымвходом элемента ИЛИ, подключенным ксоединенным между собой С-входамвторого и третьего регистров, выходымладших разрядов счетчика и второгорегистра соединены соответственно спервой и второй группами входов первого мультиплексора, адресный входкоторого соединен с первым адреснымвходом второго мультиплексора и соединен с первым выходом дешифратора,информационные входы второго и третьего регистров соединены соответствующим образом с входом данных блока управления, первый, второй и третийвыходы третьего регистра соединенысоответственно с входом разрешениясчетчика, вторым адресным и соединенными между собой третьим и четвертым инвертирующим входами второгомультиплексора, первый и второй информационные входы которого соединены с выходами старших разрядов соответственно счетчика и второго регистра, первый выход блока управленияобразован выходами первого и второгомультиплексоров, вход разрешения цифрового компаратора, С- и К-входы первого регистра, первый вход разрешения дешифратора, выход триггера являются управляющими входами блока управления.374 Ф 1 3 рие. 2 Многоланальньв арограммцььеьее геьераьцр иьильсаФ уэдега сне ю е гф юеаьь меьеюге ФЪФ,Я Составитель Ю.Сибиря Техред М.Ходаничедактор Л.Пчолинска Корректор Л.Пилнпенк аж 928ственного ретении и Ж, Рау 1 роизводственно-полиграфическое предприятие, г,ужгород, ул.Проектнаяь 4 з 618/54 Ти ВНИИПИ Госуда по делам и 13035, МосквПодписноемитета СССРоткрытийская наб д. 4/5