Устройство для решения систем линейных алгебраических уравнений

5 16157 мутатор закрывается и компоненты вектора правой части заносятся в блок 8Сщновременно из блока 2 памяти выби-.раются первые К чисел, принадлежащих первой строке матрицы коэффициентов Т, и заносятся в регистр 3, после чего выход регистра 10 соединяется через коммутатор 21 с входами умножителей, где производится перемножение вектора Ч с элементами матрицы Т.Результат поступает в регистр 5, а оттуда - на сумматор 6, где происходит суммирование полученных произведений с компонентами вектора правой части(, поступающего из блока 8. Затем в регистр 12 записывается значение 7 О, а вектор Ч 1 записывается в блок 8 вместо вектора Чо . В сумматоре 17 производится вычислениеЧ- Чо/. 20 Результат вычисления по кажцой компоненте векторов Ч, и Чо через коммутатор 20 поступает на первый вход узла 16 сравнения, на второй вход которого через коммутатор 23 поступает содер жимое умножителя 15. На выходе счетчика 19, установленного на коэффициент пересчета п, появится импульс в том случае, если все компоненты вектора ( Ч 1 - Чо меньше значения умножи теля 15 (достигнута, заданная точность решения). Выход счетчика 19 является управляющим входом коммутатора 21 который разрешает вццачу на выход устройства результата решения системы ли 35 нейных алгебраических уравнений. В противном случае, итерационный процесс продолжается аналогично первой итерации до достижения заданной точности решения системы уравнений.40Формула и з обретенияУстройство для решения систем линейных алгебраических уравнений, содержащее первый и второй блоки памяти, первый и второй регистры, первыйи второй сдвигающие регистры, группуиз и умножителей, где и - порядок решаемой системы линейных алгебраических уравнений, первый сумматор, первый коммутатор и блок управления,причем выход первого блока памяти подключен к информационному входу первого сдвигающего регистра, первый выходкоторого подключен к первым информа-,ционным входам умножителей группы,выходы которых подключены к информационным входам первого регистра, вы" 38ход которого подключен к первому информационному входу первого суммато- ра, выход которого подключен к перво му информационному входу второго блока памяти, выход которого подключен к второму информационному входу перво. го сумматора и к информационному входу первого коммутатора, первый выход которого подключен к информационному входу второго сдвигающего регистра,. выход второго регистра подключен к второму информационному входу второго блока памяти, выходы с первого по восьмой блока управления подключены соответственно к входу чтения первого блока памяти, к управляющему входу первого сдвигающего регистра, к входам синхронизации умножителей группы, к входу записи-считывания первого регистра, к входу синхронизации первоо сумматора, к входу чтения-записи второго блока памяти, к управляющему входу первого коммутатора и к управляющему входу второго сдвигающего регистра, отличающееся тем, что, с целью увеличения точности решения систем линейных алгебраических уравнений, оно содержит второй и третий сумматоры, с второго по шестой коммутаторы, с третьего по пятый регистры, умножитель, делитель, счетчик, элемент ИЛИ, узел сравнения, генератор единиц, первый и второй элементы И, причем второй выход второго коммутатора подключен к информационному входу третьего регистра, выход которого подключен к первому информационному входу третьего сумматора, выход которого подключен к первому информационному входу второго комму татора, выход которого подключен к первому информационному входу узла сравнения, первый выход которого под ключен к первому входу первого элемента И, выход которого подключен к счетному входу счетчика, выход переполнения которого подключен к входу останова блока управления и к управляющему входу третьего коммутатора, первый выход которого подключен к вы ходу результата устройства и к вторьи информационным входам умножителей группы, второй выход первого сдвигающего регистра подключен к первому входу элемента ИЛИ, выход которого подключен к первому информ.ционному входу второго сумматора, выход которого подключен к информационному вхо 4165738 Составитель В. СмирновР Фдактор А. Козориз Техред Л.Сердюкова. Коррект3989 Тираж 568 ни ЗаказВИИПИ Подпис ос венно 11303 комитета но изобретениям и открытиям приМосква, Ж, Раушская наб., д, 4(5 Нфоизводственно-издательский комбинат "Патент", г.ужгород, ул. Гагарина,1 О д. четвертого коммутатора, первый вы 1 х д которого подключен к первому вход делителя, выход которого подключен к, йервому информационному входу уь-5 ножителя, выход которого подключен к первому информационному входу пятого ;к ммутатора, выход которого нод ючен к второму информационному вхо- д узла сравнения, второй выход кото О р го;подключен к первому входу вто- р го элемента И, выход которого под-ючен к входу записи-считывания чет", в ртого регистра, выход которого под-ючен к информационному входу шесто-. 15 г коммутатора, первый, второй и тре- т выходы .которого подключены соот-; в тственно к второму входу делителя к второму информационному входу пятог коммутатора и к второму информаци О о ному входу второго сумматора, вых д генератора единиц подключен к вто р му входу элемента ИЛИ, второй выход т етьего коммутатора подключен к вто- р му информационному входу третьего25 с атора, второй и третий выходы ч твертого коммутаторы подключены со- о ветственно к информационному входуч твертого регистра и к второму информ ционному входу второго коммутатора 3 О выход второго сдвигающего регистраподключен к информационному входу третьего коммутатора, вход запуска ивход значения точности решения устройства подключены соответственно квходу запуска блока управления и кинформационному входу пятого регистра, выход которого подключен к второму информационному .входу множителму информационному входу умножител 1,выходы с девятого по двадцать третийблока управления подключены соответственно к входу генератора единиц, квходам синхронизации умножителей группы, к входу записи-считывания второ-,го регистра, к входу записи-считыва- .ния третьего регистра, к входу синхронизации третьего сумматора, к управ-ляющему входу второго коммутатора,к управляющему входу пятого коммутатора, к входу синхронизации узла срав-нения, к второму входу первого эле-.,мента И, к входу установки в "О" вто-,рого сумматора, к управляющему входу,шестого коммутатора, к управляющемувходу четвертого коммутатора, к вто-рому входу второго элемента И, к вхо-ду синхронизации умножителя и к вхо-