Устройство для решения систем линейных алгебраических уравнений

Изобретение относится к цифровой вычислительной технике и может быть использовано в вычислительных систе,мах в качестве спецпроцессора для ре щения систем линейных алгебраических уравнений.Цель изобретения - повышение быстродействия устройства.На фиг. 1 представлена схема уст О ройства; на фиг, 2 - схема блока вычислений.Устройство для решения систем линейных алгебраических уравнений содержит п блоков 1 вычислений, и входов 15 2 элементов матрицы коэффициентов устройства, вход 3 элементов вектора свободных членов устройства, сумматор 4, блок 5 анализа, формирователь 6 им,пульсов и синхронизатор 7, Каждый 20 блок 1 вычислений содержит первый фиксирующий регистр 8, умножитель 9, сумматор 10, с второго по четвертый фиксирующие регистры 11, 12, 14 и элемент 13 задержки. 25Устройство работает следующим образом.Формирователь 6 импульсов генерирует управляющие импульсы для блоков 1 вычислений через каждые и тактов. 30 За начальные значения компонент вектора неизвестных принимаются значения, зафиксированные в блоках 1 после вклю чения устройства, Решения системы уравнений (с точностью, которая задается пороговым значением) начинается с при ходом первого тактового импульса, поступающего из блока 7 синхронизации. На каждом такте работы устройства в каждом блоке 1 реализуется операция 40 умножения числа, находящегося на втором информационном входе блока 1,и числа, записанного в фиксирующем реги стре 8 блока 1.Параллельно с операцией умножения 45 выполняется сложение значений, поступающих на первый и четвертый информационные входы блока 1. В каждом текущем такте работы устройства на четвертый информационный вход х-го блока 1 поступает произведение чисел, полученное на предыдущем такте в (х)-м блоке 1, На четвертыи информационный вход первого блока 1 всегда поступает логический "0", В каждом элементе 13 задержки происходит задержка на два такта. В качестве элемента задержки можно использовать сдвигающий регистр. Блок 5 анализа предназначен для покомпонентной проверки точности решения системы линейных алгебраических уравнений и выработки признака получения решения системы. В блоке 5 вычисляется разница х- х,(к) (к- )1 значений компонент вектора неизвестных, полученных на 1-й и Ь)-й итерациях, и сравнивается с заданным по рогом точности. Компоненты текущего вектора решения поступают в блок 5 анализа с выхода сумматора, а компоненты предыдущего вектора решения - с выхода и-го блока 1. При удовлетворе нии всеми парами х . и х . эадан 1 ной точности с выхода результата устройства снимаются значения вектора неизвестных.Формула изобретения1. Устройство для решения систем линейных алгебраических уравнений, содержащее с первого по и-й блоки вычислений (где и - порядок решаемой системы линейных алгебраических уравнений), блок анализа и блок синхронизации, причем вход элементов вектора свободных членов устройства подключен к первому информационному входу первого блока вычислений, первый выход .-го блока вычислений (где д = 1,п" -1) подключен к первому информационному входу (+1)-го блока вычислений, входы с первого по и-й элементов матрицы коэффициентов устройства подключены соответственно к вторым информационным входам блоков вычислений с первого по п-й, вход значения, точности устройства подключен к первому информационному входу блока анализа, выход которого подключен к выходу признака завершения вычислений устройства, вход запуска которого подключен к входу запуска блока синхронизации, выходы с первого по (и+1)-й ко - торого подключены соответственно к входам синхронизации блоков вычислений с первого по и-й и блока анализа, о т л и ч а ю щ е е с я тем, что, с целью увеличения быстродействия, оно содержит сумматор и формирователь иьг" пульсов, причем второй, третий и чет вертый выходы -го блока вычислений подключены соответственно к третьЕму информационному управляющему и к четвертому информационному входам (+1)- го блока вычислений, первый, второй и16157 В. Смирновдюкова Корректор А СоставителТехред Л. Редактор А. Козориэ аул енко Заказ 3989ВНИИПИ Государст ираж 56комитеМосква 9 Подпита по изобретенЖ,. Раушска н нно м и открытиям при ГКНТ СССРнаб д. 4/5 изводственно-издательский комбинат "Патент", г. Ужгород,Гагарина, 101 четвертый выходы и-го блока вычислений подключены соответственно к первому информационному входу сумматора, к вторым информационным входам блока анализа и сумматора, выход которого подключен к третьим информационным входам блока анализа и первого блока вычислений и к выходу результата устройства, вход начальной установки ко торого подключен к входу режима Формирователя импульсов, выход которого подключен к управляющему входу первого блока вычислений, четвертый информационный вход которого подключен к 15 входу нулевого потенциала устройства, (и+2)-й выход блока синхронизации подключен к входу синхронизации Формирователя импульсов.2. Устройство по п. 1, о т л и - 20 ч а ю щ е е с я тем, что блок вычислений содержит с первого по четвертый фиксирующие регистры, сумматор, умножитель и элемент задержки, причем первый и второй информационные входы 25 блока вычислений подключены соответственно к первым ин 4 юрмационным входам сумматора и умножителя, управляю 39 6щий вход блока вычислений подключенк входу записи-считывания первогоФиксирующего регистра и к информационному входу элемента задержки, третийинформационный вход блока вычисленийподключен к информационным входам второго и первого Фиксирующих регистров,выход которого подключен к второму информационному входу умножителя, выходкоторого подключен к информационномувходу третьего Фиксирующего регистра,четвертый информационный вход блокавычислений подключен к второму инфор -мационному входу сумматора, выход которого подключен к информационномувходу четвертого Фиксирующего регистра, вход синхронизации блока вычислений подключен к входам записи-считыва-.ния второго, третьего и четвертогоФиксирующих регистров и к входу синхронизации элемента задержки, выходывторого, третьего и четвертого Фиксирующих регистров подключены соответственно к второму, четвертому и первомувыходам блока вычислений, третий вы"ход которого подключен к выходу элемента задержки.1