Коммутатор

,4 НОЗК о ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯПРИ ГКНТ СССР. ЕНИЯФК АВТОРСКОМУ СВИДЕТЕЛЬСТ С,ССР1985. П.А АТС и эле зь, 1 82,) КОММУТАТОР ) Изобретение ионной техник 4: осится к коммуможет быть исполь т Изобретение относится к коммутационной технике и может быть исп зовано при построении сотовых си радиосвязи.Целью изобретения является повышение надежности за счет уменьшения количества связей и децентрализации управления коммутатором.На фиг. 1 приведена структурная схема коммутатора; на фиг, 2 - струкотурная схема одного из модулей коммутации; на фиг. 3 " структурная схе ма блока передачи; на фиг. 4 - структурная схема блока приема; на фиг,5- структурная схема блока памяти адресов чтения.Коммутатор содержит М модулей 1.1-1.М коммутации и счетчик 2. Тактовый вход 3 коммутатора соединен с фазовым входом 4 каждого модуля 1.1" 1,М коммутации, первый информационоль-. стем- М.: Радио и св 2зовано при построении сотовых систем радиосвязи, а также при создании цифровых сетей связи. Цель изобретения - повышение надежности коммутатора за счет уменьшения количества связей и децентрализации управления, Коммутатор содержит М модулей коммутации, каждый из которых содержит блок передачи, М блоков приема и блок памяти адресов чтения. Коммутатор осуществляет перестановку сообщений, поступающих в 1-й временной канал через первый информационный вход -го модуля коммутации на р-й временной канал первого информационного выхода )-го1 модуля коммутации. 4 э.п. ф-лы, 5 ил. ный вход 5 и выход 6 которых соединены с соответствующим информационнымвходом 7.1-7.М и выходом 8.1-8.М коммутатора. Каждый из М входов 9.1-9,Мнастройки коммутатора соединен с одноименным входом 10 соответствующегомодуля 1.1-1.М коммутации, первыйуправляющий вход 11 которого соединен ьЬс выходом счетчика 2, Каждый из М первых 12,1-12.М, вторых 13.1-13.М итретьих 14.1-14.М управляющих входовкоммутатора соединен соответственнос вторым 15, третьим 16 и четвертым17 управляющими входами соответствующего модуля 11-1.М коммутации. Каждый иэ М управляющих выходов 18.118.М коммутатора соединен с соответствующими одноименными управляющимивыходами 19.1-19.М модулей 1.1-1.Мкоммутации. М вторых информационныхвходов 20.1-20.М каждого модуля 1.1 3 149946.М коммутации соединены с соответствующими одноименными входами 21.121.М коммутатора, тактовый вход 3коммутатора соединен с тактовым вхо 5дом 22 счетчика 2, а второй информационный выход 23 кажд о - о модуля1.1-1,М коммутации соединен с 1-мвторым информационным входом 21.121.М коммутатора. 10Каждый модуль 11-1.М коммутации(фиг. 2) содержит блок 24 передачи,М блоков 25.1-25.М приема, блок 26памяти адресов чтения, причем х-йвторой информационный вход 20,1-20.М 15модуля 1 подключен к информационномувходу 27 т-го блока 25.1-25.М приема,информационные выходы 28 которыхподключены к первому информационномувыходу 6 модуля коммутации, первый 20информационный вход 5 которого под-.ключен к информационному входу 29блока 24 передачи, информационныйвыход 30 которого подключен к второму информационному выходу 23 модуля 1 коммутации, Фазовый вход4 модуля 1 коммутации подключенк фазовым входам 31 - 33 блока 24 передачи, блока 26 памяти ад-.ресов чтения и всех блоков 25,1- 25 М 30приема, первый управляющий вход 11модуля 1 коммутации подключен к первому управляющему входу 34 блока 24передачи, входу 35 блока 26 памятиадресов чтения, входу 36 всех бло-ков 25,1-25.М приема, второй управляющий вход 15 мЬдуля 1 коммутацииподключен к второму управляющемувходу 37 блока 24 передачи, третийуправл щ й вход 16 модуля 1 ко у 40тации подключен к второму управляющему входу 38 блока 26 памяти адресовчтения, 1-й (=1-М) выход 39,1-39.Мкоторого подключен к входу 40 выборки )-го блока 25 приема, четвертыйуправляющий вход 17 модуля 1 коммутации подключен к вторым управляющимвходам 41 всех блоков 25.1-25.М приема, а вход 10 настройки модуля 1коммутации подключен к .входам 42 настройки всех блоков 25.1-25.М приема,50управляющий выход 43 -го блока 25.125.М приема подключен к -му управ"ляющему выходу 19.1-19.М модуля 1коммутации.55Блок 24 передачи (фиг. 3) содер"жит узел 44 памяти исходящей информации, узел 45 флажковой памяти,узел 46 памятй адресов записи, первый 47 и второй 48 шинные формирователи, инвертор 49, элемент И 50, причем первый управляющий вход 34 блока 24 передачи подключен к адресным входам узла 44 памяти исходящей информации, узла 45 флажковой памяти, узла 46 памяти адресов записи, информационные вход 29 блока 24 передачи подключен к информационному входу первого шинного формирователя 47, первый выход которого подключен к информационному выходу 30 блока 24 передачи, второй вход-выход первого шинного формирователя 47 подключен к информационному входу-выходу узла 44 памяти исходящей информации, фазовый вход 31 блока 24 передачи подключен к входу записи узла 44 и.- мяти исходящей информации, первому входу элемента И 50, первым управляющим входам первого 47 и второго 48 шинных формирователей и входу инвертора 49, выход которого подключен к вторым управляющим входам первого 47 и второго 48 шинных формирователей, второй управляющий вход, 37 блока 24 передачи подключен к второму входу элемента И 50, выход которого подключен к входам записи узла 45 флажковой памяти и узла 46 памяти адресов записи, а также к первому входу второго шинного формирователя 48, первый выход которого подключен к информационному выходу 30 блока 24 передачи, а второй вход-выход подключен к информационному входу-выходу узла 45 флажковой памяти и узла 46 памяти адресов записи.Блок 25 приема (фиг. 4) содержит узел 51 памяти входящей информации, узел 52 флажковой памяти, первый 53 и второй 54 шинные формирователи, схему 55 сравнения, первый 56, второй 57 и третий 58 мультиплексоры и инвертор 59, причем информационный вход 27 блока 25 приема подключен к первому информационному входу первого 53 и второго 54 шинных формирователей, к первому информационному входу первого мультиплексора 56 и к первому входу схемы 55 сравнения, второй вход которого подключен к входу 42 настрой ки блока 25 приема, информационный выход 28 которого подключен к первому. выходу первого шинного формирователя 53, второй вход-выход которого подключен к информационным входам-выходам узла 51 памяти входящей ннформа 1499469ции, адресный вход узла 52 флажковой памяти подключен к адресному входу узла 51 памяти входящей информации и к выходу первого мультиплексора 56, второй информационный вход которого подключен к первому управляющему входу 36 блока 25 приема, вход 40 выборки которого подключен к первому информационному входу мультиплексора 57, второй информационный вход которого подключен к первому информационному входу третьего мультиплексора 58 и к выходу схемы 55 сравнения, выход второго мультиплексора 57 подключен к входу выборки узла 51 памяти входящей информации, выход третьего мультиплексора 58 подключен к входу выборки узла 52 флажковой памяти, вход записи которого подключен к входу записи узла 51 памяти входящей информации, к первым управляющим входам первого 58, второго 57 и третьего 58 мультиплексоров, первого 53 и второго 54 шинных формирователей и к выходу инвертора 59, вход которого подключен к фазовому входу 33 блока 25 приема, к вторым управляющимвходам первого 56, второго 57 и третьего 58 мультиплексоров, первого 53 и второго 54 шинных формирователей, второй информационный вход третьего мультиплексора 58 подключен к второму управляющему входу 41 блока 25 приема, управляющий выход 43 которого подключен к первому выходу второго шинного формирователя 54, второй вход-выход которого подключен к информационному входу-выходу узла 52 флажковой памяти.Блок 26 памяти адресов чтения (фиг, 5) содержит узел 60 памяти адресов чтения, шинный формирователь 61, элемент И 62, инвентор 63, вход которого подключен к второму управляющему входу шинного формирователя 61 и фазовому входу 32 блока 26 памяти адресов чтения, первый управляющий вход 35 которого подключен к адресному входу узла 60 памяти адресов чтения, выход инвентора 63 подключен к первому входу элемента И 62 и к первому управляющему входу шинного формирователя 61, первый информационный вход которого подключен к второму управляющему входу 38 блока 26 памяти адресов чтения, управляющие выходы 39.1-39,М которого под 5 10 15 20 25 30 35 40 45 50 55 ключены к первому выходу шинного формирователя 61, второй вход-выход которого подключен к информационномувходу-выходу узла 60 памяти адресовчтения, второй вход элемента И 62подключен к второму управляющему входу 38 блока 26 памяти адресов чтения,выход элемента И 62 подключен к входу записи узла 60 памяти адресов чтения.Коммутатор осуществляет перестановку сообщений, поступающих в 1-йвременный канал через первый информационный вход 1-го модуля 1 коммутации, на р-й временный канал первогоинформационного выхода 1-го модуля 1коммутации (1, р= 1, К;1 1=1,М, гдеИ - число временных каналов связи,обслуживаемых одним модулем 1 коммутации; М - число модулей 1 коммутации),Для коммутации входных и выходныхканалов применено четыре типа служебных сообщений; "Запрос соединения";Подтверждение соединенияЗапросразъединения"; "Подтверждение разьединения".,Структура всех этих сообщений одинаковая. Они содержат адрес потребителя сообщения, источника сообщенияи сигнальный бит. При этом в сообщениях пЗапрос соединения иПодтверждение соединения" сигнальный бит информации равен "Лог."1", а в сообщениях пЗапрос разъединенияи и Подтверждение разъединения" сигнальныйбит информации равен "Лог."0". Адресаисточника и потребителя состоят изадресов модулей 1.1-1.М коммутации иномеров каналов, обслуживаемых этимимодулямиКоммутатор работает следующим образом.Через первый информационный вход 5 .модуля 1. 1 коммутации подается сообщение "Запрос на связь" для р-го канала модуля 1 Это сообщение записывается в блок 24 передачи в ячейкупамяти под номером 1, В 1-м интервалевремени часть этого сообщения: адресисточника и сигнальный бит перепишется в р-ю ячейку памяти блока 25.приема модуля 1.1 коммутации. В р"мвременном интервале на управляющийвыход 191 модуля 1.1 с блока 25,дприема поступает значение "Лог"1"сигнального бита. Через второй управляющий вход 38 в блок 26 памяти адре 1499469сов чтения в р-ю ячейку памяти записывается позиционный код блока 25,1приема, В следующий р-й интервал времени с блока 25.1 приема модуля 1,15.считывается адрес 1-го канала связи.В ответ на этот запрос на информационный вход модуля 1.1 коммутации подается служебное сообщение "Подтверждение соединения", которое распространяется по коммутатору аналогично сообщению "Запрос соединения", тольков направлении модуля 1. и 1-го кана-ла связи, Таким образом, осуществля"ется соединение 1-го временного канала модуля 1. коммутации с р-мвременным каналом модуля 1.3 коммутации, Далее по этому соединению осуществляется передача информационныхсообщений. Информационное сообщениесодержит адрес потребителя сообщения,сигнальный бит, который равен сигналу "Лог."1", и информацию, Разъединение происходит аналогично соединениюс той лишь разницей, что в служеб, ном сообщении сигнальный бит равен1 Л 1101Для синхронизации временных каналов всех модулей 1.1-1,М коммутациииспользуется единое тактовое питание, 30подаваемое на фазовый вход 3 коммутатора и первые управляющие входы 11модулей 1.1-1.М.Блок 24 передачи предназначен дляформирования служебных и информационных сообщений и их выдачи на второйинформационный выход 23 .модуля 1.11.М коммутации.Блок 24 передачи работает следующим образом,40Для организации связи из 1-го исходящего канала модуля 1,1 в р-й канал модуля 13 в блок 24 передачи модуля 1. в 1-ю ячейку памяти узла 46памяти адресов записи записываются 45адрес модуля 1,1 и номер р-го канала,в 1-ю ячейку узла 45 флажковой памяти - сигнал "Лог,"1", а в 1-ю ячейкуузла 44 памяти исходящей информациикод номера 1-го канала. Запись произ"50водится через первый 47 и второй 48шинные формирователи по информационному выходу 30 и второму управляющему входу 37 в момент времени, когдана первом управляющем входе и адресных входах узлов 44-46 памяти нахо 55дится код номера 1-го канала.После получения подтверждения соединения содержание 1-й ячейки кэпа 45 флажковой памяти и узла 46 памятиадресов записи не меняется, а в узел44 исходящей информации записываетсяинформация их входного 1-го канала.Каждый такт записи сменяется тактом считывания из узлов 44-46 памятипо управлению, поступающему на фазоВый Вход 31 еСодержание 1-й ячейки узла 45флажковой памяти и узла 46 памятиадресов записи изменяется при передаче служебных сообщений.ИБлок 25 приема предназначен длязаписи сигнального бита по адресупотребителя, указанному в сообщении,и адреса источника или информациииэ 1-го исходящего канала соответственно в узел 52 флажковой памяти иузел 51 памяти входящей информациии их выдачи на управляющий 43 и информационный 28 выходы.Блок 25 приема работает следующимобразом,Первый 53 и второй 54 шинные формирователи, первый 56, второй 57 итретий 58 мультиплексоры по управлению с фазового входа 33 блока 25приема организуют циклы запиаи и чтения узлов памяти входящей информации51 и флажковой памяти 52, Схема 55сравнения сравнивает старшую частькода адреса, указывающую на адрес модуля 1 коммутации, с кодом, установленным на выходе 42 настройки. Результатом этого сравнения являетсясигнал выборки, который через мультиплексоры 57 и 58 в фазе записи подается на входы выборки узлов памятивходящей информации 51 и флажковойпамяти 52Младшая часть адреса подается через мультиплексор 56 на адресные входы узлов 51 и 52 памяти.Информационная часть и сигнальныйбит сообщения записываются через первый 53 и второй 54 шинныеформирователи в узлы памяти входящей информации 51 и флажковой памяти 52 соответственно, В фазе чтения с узла 52флажковой памяти считывается сигналуправления, который означает наличиезапроса на связь и подается на управляющий выход 43 блока 25 приема. Считывание с узла 52 флажковой памятиосуществляется по сигналу с второгоуправляющему входа 41 блока 25 приема,причем считывание проходит одновременно из всех блоков 25.1-25.М приемамодуля 1 коммутации, Считывание с уз 1499469 10ла 51 памяти входящей информации осуществляется по сигналу с входа 40 выборки блока 25 приема через первый шинный формирователь 53 на информационный выход 28 блока 25 приема.5Блок 26 памяти адресов чтения предназначен для управления выборкой блоков 25.1-25,М приема при формировании выходных кодов информации, Число раз рядов узла 60 памяти адресов чтения равно числу блоков 25.1-25.М приема - М.Блок 26 памяти адресов чтения работает следующим образом. 15Внешнее управляющее устройство записывает в фазе записи по второму управляющему входу позиционный кодадрес блока 25 приема, с которого в данном временном канале считывается 20 информация. Эта запись происходит в р-ю ячейку памяти, которая соответствует номеру р-го временного выходного канала. При считывании управляющая информация подается из узла 60 25 памяти адресов чтения через шинный формирователь 61 на выход 39. Изменение содержания р-й ячейки узла 60 памяти адресов чтения происходит при приеме служебных сообщений по адресу 30 р-го канала модуля 1.1 коммутации. Элемент И 62 блокирует запись в узел 60 памяти адресов чтения по второму управляющему входу в остальные моменты времени. 35За счет модульного построения коммутационного поля и децентрализованного управления достигается повышение надежности предлагаемого коммутатора.40 Формула изобретения 1, Коммутатор, содержащий М модулей коммутации, первые информационные вход и выход которых соединены с со ответствующим информационным входом и выходом коммутатора, каждый модульокоммутации содержит блок передачи и блок приема, первый информационный вход модуля коммутации подключен к информационному входу блока передачи, информационный выход которого подключен к второму информационному выходу модуля коммутации, о т л и ч а ющ и й с я тем, что, с целью повышения надежности, в коммутатор введен счетчик, тактовый вход которого подключен к внешнему тактовому входу коммутатора и к фазовым входам всех модулей коммутации, первые управляющие входы которых подключены к выходу счетчика, каждый из М входов настройки коммутатора соединен с одноименным входом соответствующего модуля коммутации, каждый из И первых, М вторых и И третьих управляющих входов коммутатора соединен соответственно с вторым, третьим и четвертым управляющими входами соответствующего модуля коммутации, каждый из М управляющих выходов коммутатора соединен с соответствующими одноименными управляющими выходами модулей коммутации, М вторых информационных входов которых соединены с одноименными входами коммутатора, а второй информационный выход каждого х-го модуля коммутации, где х=1М, соединен с д-м вторым информационным входом коммутатора.2, Коммутатор по и. 1, о т л и - ч а ю щ и й с я тем, что в каждый модуль коммутации введено (М) блоков приема и блок памяти адресов чтения, 1-й второй информационный вход модуля коммутации подключен к информационному входу -го блока приема, информационный выход всех блоков приема подключен к первому информационному выходу модуля коммутации, фазовый вход модуля коммутации подключен к фазовым входам блока передачи, всех блоков приема и блока памяти адресов чтения, первый управляющий вход модуля коммутации подключен к первым управляющим входам блока передачи, всех блоков приема и блока памяти адресов чтения, второй управляющий вход модуля коммутации подключен к второму управляющему входу блока передачи, третий управляющий вход модуля коммутации подключен к второму управляющему входу блока памяти адресов чтения, 1-й (=1-М) выход которого подключен к входу выборки 3-го блока приема, второй управляющий вход всех блоков приема подключен к четвертому управляющему входу модуля коммутации, вход настройки которого подключен к входу настройки всех блоков приема, управляющий выход 1-го блока приема подключен к 1-му управляющему выходу модуля коммутации.3. Коммутатор по и. 1, о т л и - ч а ю щ и й с я тем, что блок передлчи содержит узел памяти исходящейинформации, узел флажковой памяти, узел памяти адресов записи, первый и второй шинные формирователи, инвентор, .элемент И, причем адресный вход узла памяти исходящей информации, адресный вход узла флажковой памяти, адресный вход узла памяти адресов записи подключены к первому управляющему входу блока передачи, информацион О ный вход которого подключен к пер" вому информационному входу первого шинного формирователя, первый выход которого подключен к первому выходу второго шинного формирователя и к вы ходу блока передачи, второй информационный вход-выход первого шинного формирователя подключен к информационному входу-выходу узла памяти исходящей информации, вход записи которого 2 О подключен к фазовому входу блока передачи, причем фазовый вход блока передачи подключен к первому входу элемента И, к первым управляющим вхо" дам первого и второго шинного формирователей и к входу инвертора, выход которого подключен к вторым управляющим входам первого и второго шинного формирователей, первый информационный вход второго шинного формирователя 30 подключен к второму управляющему входу блока передачи, входы записи узла флажковой памяти и узла памяти адресов записи подключены к выходу элемента И, второй вход которого подключен к второму управляющему входу блока передачи, второй информационный вход- выход второго шинного формирователя подключен к информационным входам- выходам узла памяти адресов, записи 40 и узла флажковой памяти.4Коммутатор по п. 1, о т л и - ч а ю щ и й с я тем, что блок приема содержит узел памяти входящей информации узел флажковой памяти, пер вый и второй шинные формирователи, первый, второй и третий мультиплексоры, инвертор и схему сравнения, причем информациойный вход блока приема подключен к первым информационным входам первого и второго шинных формирователей, к первому информационному входу первого мультиплексора и к первому входу схемы сравнения, второй вход которой подключен к входу настройки блока приема, информационный выход которого подключен к первому выходу первого шинного формирователя, второй вход-выход которого подключен к информационному входу- выходу узла памяти входящей информации, адресный вход узла флажковой памяти подключен к адресному входу узла памяти входящей информации и к выходу первого мультиплексора, второй информационный вход которого подключен к первому управляющему входу бло- ка приема, вход выборки которого подключен к первому информационному входу второго мультиплексора, второй информационный вход которого подключен к первому информационному входу третьего мультиплексора и к выходу схемы сравнения, выход второго мультиплексора подключен к входу выборки узла памяти входящей информации, выход третьего мультиплексора подключен к входу выборки узла флажковой памяти, вход записи которого подключен к входу записи узла памяти входящей информации, к первым управляющим входам первого, второго, третьего мультиплексоров и первого и второго шинных формирователей и к выходу инвертора, вход которого подключен к фазовому входу блока приема и к вторым управляющим входам первого, второго и третьего мультиплексоров и первого и второго шинных формирователей, второй информационный вход третьего мультиплексора подключен к второму управляющему входу блока приема, управляющий выход которого подключен к первому выходу второго шинного формирователя, второй вход-выход которого подключен к информационному входу-выходу узла флажковой памяти.5. Коммутатор по п. 2, о т л ич а ю щ и й с я тем, что блок памяти адресов чтения содержит узел памяти адресов чтения, шинный формирователь, элемент И, инвертор, вход которого подключен к второму управляющему входу шинного формирователя и к фазовому входу блока памяти адресов чтения, первый управляющий вход которого подключен к адресному входу узла памяти адресов чтения, выход инвентора подключен к первому входу элемента И и к первому управляющему входу шинного формирователя, первый информационный вход которого подключен к второму управляющему входу блока памяти адресов чтения, управляющие выходы которого подключены к соответствующим первым выходам шинногоформирователя, второй вход-выход которого подключен к информационномувходу-выходу узла памяти адресов чтения, второй вход элемента И подключен к второму управляющему входу блокапамяти адресов чтения, выход элемента И подключен к входу записи памятиадресов чтения,. Ужго ЗакаВЯИИПИ сударственного комитета по изобр 113035, Москва, Ж, Рауш Подписноеениям и открыти кая наб., д, 4/