Устройство преобразования информации

(Ь ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМПРИ ГКНТ СССР ПИСАНИЕ ИЗОБ ТОРСКОМУ СВИДЕТЕЛЬСТВ(56) Авторское свидетельство СССРЬ 1092721, кл. Н 03 М 1/18, 1984.Измерения в электронике. Спраник./Под ред, В.А,Кузнецова. М.: Знеатомиздат, 1988, с.77,А 2 1676099(54) УСТРОЙСТВО ПРЕОБРАЗОВАНИЯ ИНООРЫАЦИИ(57) Изобретение относится к вычислительной технике и может быть использовано в автоматических системах преобразования и обработки информации и при проектировании гибридных управляющих и вычислительных комплексов. Изобретение позволяет повысить быстродействие, Это достигается тем, что синхронизатор 8 под управлением блока 13 разворачивает различные временные диаграммы работы си1676099 5 10 25 30 35 40 стемы, В зависимости от диапазона преобразования сигнала по каналу на предыдущем цикле обработки массивов и от расположения его кода в одной из зон шкалы аналого-цифрового преобразователя 5 из алгоритма преобразования сигнала может быть исключен шаг определения диапазона, что сокращает время обработки сигнала. В зависимости от соотношения диапазонов преобразования сигналов по выИзобретение относится к вычислительной технике и может быть использовано вавтоматических системах преобразованияи обработки информации и ори проектировании гибридных управляющих и вычислительных комплексов,Целью изобретения является повышение быстродействия.На фиг.1 приведена функциональнаясхема устройства; нэ фиг,2 - то же, блокапороговых устройств; на фиг.З- то же, блокамасштабирования; на фиг,4 - то же, синхронизатора; на фиг.5 - то же, блока определения зоны сигнала; на фиг,6 - то же, блокаформирования пороговых сигналов; нафиг,7 - то же, блока управления выборомдиапазона измерения; на фиг,8 - то жеблока запуска; на фиг.9 - то же, кодирующегоблока; на фиг,10 - то же, нормализаторакода; на фиг.11 - то же, блока формирования двоичного кода; на фиг.12 - временные диаграммы работы устройства;на фиг,13 - алгоритм разбиения сигналовна диапазоны.Устройство (фиг.1) содержит й шин 1входных аналоговых сигналов, мультиплексор 2, блок 3 пороговых устройств,блок 4 масштабирования, аналогоцифровой преобразователь 5, элемент6 задержки, оперативное запоминающееустройство 7(ОЗУ), синхронизатор 8, шина9 подключения к ЭВМ, блок 10 определения сигнала, реверсивный счетчик 11, блок12 формирования пороговых сигналов, блок13 управления выбором диапазона измерения, регистры 14 и 15, дешифратор 16, блок17 запуска, счетчик 18, шину 19 "Пуск".Блок пороговых устройств (фиг,2) содержит пороговые элементы 20, кодирующий блок 21, элемент 22 И.Блок масштабирования (фиг.3) содер жит резистор 23, операционный усилитель24, резистор 25, коммутатор 26.Синхронизатор (фиг.4) содержит элемент 27 ИЛИ, генератор 28 импульсов, счетбранному и предыдущему каналам, коды которых занесены в регистры 14 и 15. дешифратор 16 управляет блоком 17, который формирует импульс запуска аналого-цифрового преобразователя 5, оптимально задержанный на время переходного процесса блока 4 масштабирования, что при обработке массивов информации приводит к существенному сокращению времени обработки. 2 з.п.ф-лы, 13 ил. чик 29, дешифратор 30, элементы 31 - 35 И, элемент 36 НЕ, элементы 37 и 38 ИЛИ,Блок определения зоны сигнала (фиг.5) содержит нормализатор 39 кода, блок 40 сравнения кодов, входы 41 и 42, блок 43 формирования двоичного кода. Блок формирования пороговых сигналов (фиг,6) содержит цифроаналоговый преобразователь 44, усилитель 45, инвертор 46, усилитель 47,Блок управления выбором диапазона измерений (фиг.7) содержит элементы 48 и 49 И, блок 50 сложения по модулю два,Блок запуска (фиг,8) содержит генератор 51 импульсов, счетчик 52, дешифратор 53, мультиплексор 54.Кодирующий блок (фиг,З) содержит элементы 55 и 56 ИЛИ - НЕ и элемент 57 И,Нормализатор кода (фиг.10) содержит элемент 58 НЕ, сумматор 59, элементы 60 И. Блок формирования двоичного кода (фиг.11) содержит элементы 61 и 62 ИЛИ,Устройство работает следующим образом.Весь диапазон преобразования входных сигналов в системе разбивается наподдиапазонов 01,О 20 п. Отношение предельных значений сигналов в каждом поддиапазоне может быть различным и соответствовать, например, двоичному, десятичному или другому законам распределения в зависимости от требуемой разрешающей способности преобразования сигнала в каждом поддиапэзоне, На фиг,12 приведен пример разбиения всего диапазона преобразования системы на три поддиапазона О 1,02 и ОЗ, Внутри каждого поддиапазона выделены эоны (заштрихованы) О,ОР, ОР, 0Алгоритм работы системы реализован таким образом, что после преобразования в АЦП 5 сигнала по каждому из каналов, в блоке 10 определяется зона (код зоны), в которой находится значение преобразованного сигнала, Если сигнал находится всредней (фиг.12 не заштрихована) части поддиапазона, то из условий функционирования алгоритма при повторном преобразовании сигнала в данном канале априорно известно, что сигнал из поддиапазона (в котором он находился при предыдущем опросе) не вышел, и опрос блока 3 не требуется, что сокращает время преобразования сигнала по каналу. Если сигнал находится в одной из заштрихованных зон поддиапаэона, т.е. вероятен переход его в другой поддиапазон, при повторном преобразовании сигнала в данном канале необходим опрос блока 3 для определения подциапаэона,Значения напряжений на входах четырех пороговых элементов блока 3 задаются блоком 12 и численно равны верхним и нижним границам преобразования сигнала (в обеих полярностях) для поддиапаэона, в котором находился сигнал данного канала при предыдущем опросе. Например, если сигнал находился во втором поддиапазоне (02 на фиг,12), уровни напряжений, выставляемых блоком 12 порогов на входы пороговых элементов, будут соответствовать 02,01,01,02, обозначенным на фиг,12,Перед началом работы узлы системы (синхронизатор 8, счетчик 18 и блок 17) устанавливаются в начальное(нулевое) состояние, ОЗУ 7 очищается.С приходом сигнала на вход 19 "Пуск" синхронизатор 8 начинает работу. Первый импульс синхронизатора 8 модифицирует состояние счетчика 18, на выходе которого устанавливается адрес .очередного (первого) обрабатываемого канала, Соответственно установленному адресу к выходу мультиплексора 2 подключается линия входного аналогового сигнала, а на выходы ОЗУ 7 выставляется код диапазона и признак зоны, Вторым импульсом временной последовательности синхронизатооа 8 код диапазона с выхода ОЗУ 7 переписывается в счетчик 11. Второй выход ОЗУ 7, несущий информацию о зоне диапазона, подключен к входу блока 13. Если преобразованный на предыдущем цикле обработки данного канала сигнал находится в одной из (верхней и нижней) зон диапазона, блок 13 формирует сигнал управления для синхронизатора 8, а в зависимости от того, в какой верхней или нижней зоне находился сигнал, готовит разрешение для прохождения импульса с выхода блока 3. Импульс поступает на вход блока 13 в случае необходимости перехода на другой диапазон преобразования, Синхронизатор 8 разворачивает работу устройства, Блок 3 осуществляет сравнение величины входного сигнала с пороговыми 5 10 15 20 25 30 35 40 45 50 55 значениями сигнала, устанавливаемыми блоком 12,.на вход которого поступает код диапазона с выхода ОЗУ 7. Для установления уровней порогов диапазона в блоке 12, а также для срабатывания блока 3 необходимо определенное время, по истечении которого синхронизатор 8 выставляет импульс на опрос состояния. Если сигнал обрабатываемого канала находится в пре целях диапазона, границы которого определены уровнями сигналов блока 12, импульс опроса на его вход не проходит. Если сигнал обрабатываемого канала вышел за границы диапазона, импульс опроса проходит на его выход и далее на вход блока 1", с выхода которого поступает на соответствующий вход счетчика 11, осуществляя соответствующую модификацию кодаомера поддиапазона. На выходе счетчи, а 11 устанавливается код диапазона пре"бразования сигнала по выбранному квалу, Этот код поступает на соответствующие входы регистров 14 и 15 и ОЗУ 7. Б регистре 15 при этом хранится код диапазона преобразования сигнала предыдущего кяналя. Очередным (четвертым) импульсом синхронизатора 8 в регистр 14 записываются коды поддиапазонов с выхода счетчика 11 (преобразуемого сигнала) и с выхода регистра 15 (сигнала, преобразованного по предыдущему каналу), а в регистр 15 - код поддиапазона преобразуемого сигнала, Код диапазона обрабатываемого канала с выхода регистра 15 поступает на первые входы блока 4, который а соогветствии с этим кодом изменяет свой коэффициент передачи.Длительность переходного процесса на выходе блока 4 зависит от соотношения коэффициентов передачи, установленного при обработке сигнала предыдущего канала и устанавливаемо о для обработки сигнала текущего канала, которым соответствуют коды диапазонов, записанные в регистр 14, В соответствии с этим соотношением, дешифратор 1 б формирует код, управляющий временем задержки импульса запуска АЦП 5, который вырабатывает блок 17, запускаемый пятым импульсом временной последовательности синхронизатора 8, Импульс с выхода блока 17 запускает АЦП 5, формирующий код - цифровой эквивалент входного аналогового сигнала, По окончании преобразования код с выхода АЦП 5 поступает на выход устройства и на вход блока 10, На втором выходе АЦП 5 по окончании преобразования формируется сигнал "Конец преобразования", Этот сигнал, задержанный элементом б на время прохождения выходного кода АЦП 5 черезблок 10, поступая на вход синхронизатора 8, начинает новый цикл его работы, а также записывает в ОЗУ 7 код диапазона и сигнал с выхода блока 10.Если сигнал обрабатываемого канала на предыдущем цикле преобразования находился в средней зоне диапазона преобразования АЦП 5, то по условиям работы алгоритма блок 13 на очередном цикле преобразования сигнала по данному каналу подает на вход синхронизатора 8 соответствующий сигнал,После начального включения устройства, когда диапазоны преобразования по каждому каналу еще не определены, потребуется несколько циклов преобразования по каждому каналу для "вхождения" в номинальный диапазон. Исходя из того, что в каждом цикле диапазон может быть изменен только на соседний, число циклов "вхождения" в режим, когда каждый сигнал будет обрабатываться на соответствующем его уровню диапазоне, в худшем случае будет равно произведению М х 1, где 1 - число поддиапазонов системы,На рис.11 приведены временные диаграммы преобразования сигналов по четырем каналам втрехподдиапаэонной системе, На временной оси нанесены метки, выделяющие моменты подачи сигналов управления синхронизатором 8, Сплошной линией изображен процесс изменения сигнала на выходе коммутатора, Штриховой линией - на выходе блока 4 масштабирования. Процесс преобразования сигнала О 2 в первом канале начинается с переключения канала коммутатора, Одновременно начинается изменение сигнала на выходе блока 4, коэффициент передачи которого соответствует поддиапаэону преобразования по предыдущему каналу (напряжение О 1), Так как сигнал О 2 (фиг,12) находился в нижней зоне поддиапазона, требуется при очередной обработке его произвести опрос блока 3(метка 3 на временной оси), В момент 4 происходит запись кода поддиапаэона в регистр 15, что приводит к изменению коэфФициента передачи блока 4 (если это требуется). Следующим импульсом синхронизатора 8 (момент времени 5 на оси) запускается блок 17, формирующий задержку запуска АЦП 5 на время окончания переходного процесса в блоке 4. Эта задержка варьируется и может принимать значения Т 1, Т 2 или ТЗ. Так как сигнал следующих каналов лежат в средних зонах поддиапаэонов, в циклах преобразования по этим каналам не производится опрос блока 3, что так 5 10 15 20 25 30 35 40 45 50 55 же сокращает общее время преобразования массива.Формула изобретения 1. Устройство преобразования информации, содержащее блок масштабирования, блок пороговых устройств, счетчик, блок управления выбором диапазона измерения, о тл и ч а ю ще е с я тем, что, с целью повышения быстродействия, в него введены мультиплексор, блок формирования пороговых сигналов, два регистра, дешифратор, блок запуска, аналогоцифровой преобразователь, элемент задержки, блок определения зоны сигнала, оперативное запоминающее устройство, реверсивный счетчик и синхронизатор, первый выход которого соединен с входом счетчика, второй выход соединен с первым входом блока пороговых устройств, третий выход соединен с первыми входами первого и второго регистров, четвертый выход соединен с первым входом блока запуска, пятый выход соединен с первым входом реверсивного счетчика, первый вход синхронизатора является шиной "Пуск", второй вход соединен с первым выходом блока управления выбором диапазона измерения, второй и третий выходы которого соединены соответственно со вторым и третьим входами реверсивного счетчика, первый вход блока управления выбором диапазона измерений соединен с выходом блока пороговых устройств, а вторые входы соединены соответственно с первыми выходами оперативного запоминающего устройства, вторые выходы которого соединены с соответствующими входами блока формирования пороговых сигналов, четвертыми входами реверсивного счетчика и являются соответственно первой выходной шиной, первый вход оперативного запоминающего устройства соединен с шестым выходом синхронизатора и выходом элемента задержки, вторые входы обьединены с соответствующими вторыми входами первого и второго регистров и соединены с соответствующими выходами реверсивного счетчика, третьи входы объединены с соответствующими первыми входами мультиплексора и соединены с соответствующими выходами счетчика, четвертые входы через блок определения эоны сигнала соединены с соответствующими первыми выходами аналого-цифрового преобразователя, которые являются второй выходной шиной, второй выход аналогоцифрового преобразователя соединен с входом элемента задержки и является шиной "Конец преобразования", первый вход аналого-цифрового преобразователя соединен с выходом блока масштабирования, второй вход соединен с выходом блока запуска, вторые входы которого через дешифратор соединены с соответствующими выходами второго регистра, третьи входы которого обьединены с первыми входами блока масштабирования и соединены с выходами первого регистра, второй вход блока масштабирования обьединен с вторым входом блока пороговых устройств и соединен с выходом мультиплексора, третьи входы блока пороговых устройств соединены с соответствующими выходами блока формирования пороговых сигналов, вторые входы мультиплексора являются входной шиной.2. Устройство по п,1, о т л и ч е ю щ е ес я тем, что блок управления выбором диапазона сигнала выполнен на двух элементах И и блоке сложения по модулю два, первый и второй входы которого соответственно объединены с первыми входами первого и второго элементов И и являются вторыми входами блока, первым входом которого являются вторые входы первого и второго элементов И, выходы первого и второго эле ментов И и выход блока сложения по модулю два являются соответственно третьим, вторым и первым выходами блока,3. Устройство по п,1, о т л и ч а ю щ е е с я тем, что блок определения эоны сигналавыполнен на нормалиэаторе кода, блоке сравнения кодов и блоке формирования двоичного кода, выходы которого являются выходами блока, а входы соединены с соот ветствующими выходами блока сравнениякодов, первые входы которого соединены с соответствующими выходами нормали- затора кода; вторые и третьи входы являются соответственно, шинами верхнего и 20 нижнего порогов зоны сигнала, а входынормализатора кодов являются соответственно входами блока.",ЪЬ,г Ъ,г оставитель А.Тито ехред М.Моргента Редактор М.Ликов Корректор С.Черн Производственно-издательский комбинат "Патент", г, Ужгород, ул,Гага Заказ 3014 Тираж Подписное ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ ССС 113035, Москва, Ж, Раушская наб 4/5