Аналого-цифровой преобразователь

СОЮЗ СОВЕТСКИХсоцИАлистичеснихРЕСПУБЛИК ЯО 16 Ч)5 НЮМ 1 ПИСАНИЕ ИЗОБРЕТ еский ина) логовые и ны, 1984, ЦАи АЦ 324 - 326. Оус н.у ОСУДАРСТВЕННЫИ КОМИТЕТПо ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯПРИ ГКНТ СССР(57) Аналого-цифровой преобразователь предназначен для использования в качестве логарифмического преобразователя для ввода аналоговой информации в микро- и миниЭВМ и может найти применение в приборостроении в управляющих и информационно-измерительных системах. Цель изобретения - расширение области применения аналого-цифровых преобразователей. Для этого в устройство, содержащее компаратор 1, цифроаналоговый преобразователь 2, выход которого соединен с первым входом компаратора 1, первый регистр 11 и устройство 20 управления, введены счетчики 3, 4, мультиплексоры 5 - 7, сумматоры 8, 9, регистры 10, 12, блок инверторов 13, матоичный сдвигатель 14, постоянные запоминающие устройства 15, 16, дешифратор 17, элемент ИЛИ 18, триггер 19, причем вход устройства соединен с аналоговым входом цифроаналогового преобразователя 2, цифровой вход которого соединен с выходом регистра 12, первым входом сумматора 9 и первым входом муль;иплексора 5, информационный вход регистра 12 соединен с выходом сумматора 9, второй вход которого сое динен с выходом мультиплексора 7, первый вход мультиплексора 7 соединен с выходом регистра 10, второй вход мультиплексора 7 соединен с выходом цепочки инверторов 13, вход которой вместе с входом матричного сдвигателя 14 соединен с выходом регистра 10. выход матоичного сдвигателя 14 соединен с вторым входом мультиплексора 5, выход мультиплексора 5 соединен с входом регистра 10. 1 3. и. ф-лы, 3 ил.161зИзобретение относится к функциональным аналого-цифровым преобразователями предназначено для использования в приборостроении, управляющих и информационно-измерительных системах.Целью изобретения является расширениеобласти применения за счет обеспеченияформирования логарифмической зависимости выходных сигналов.На фиг. 1 представлена схема преобразователя; на фиг. 2 - схема устройствауправления; на фиг. 3 - блок-схема алгоРитма логарифмического преобразования.Преобразователь содержит компаратор 1,цифроаналоговый преобразователь 2, счетчики 3 и 4, мультиплексоры 5 - 7, сумматоры 8 и 9, регистры 10 - 12, блок 13 инверторов, матричный сдвигатель 14, постоянныезапоминающие устройства 15 и 16 дешифратор 17, элемент ИЛИ 18, триггер 19 и устройство 20 управления.Устройство 20 управления содержит сдвиговый регистр 21, генератор 22 тактов, инвертор 23, элемент И 24, 1 К-триггер 25и элемент И 26.Преобразователь работает следующимобразом,Сигналом начальной установки (н. у.)обнуляется сдвиговый регистр 21 и 1 К-триггер 25 устройства управления. Начальнаяустановка нужна только при первичном запуске устройства после включения питания.В конце каждого цикла преобразованияв сдвиговом регистре 21 формируется нулевой код. Процедура кодирования начинается по сигналу Пуск, по которому в младший разряд сдвигового регистра 21 заносится единица, что приводит к началу работыпо кодированию входного напряжения. Вычисление значения логарифмической функции осуществляется интеративно,Для нахождения функции логарифма отвходного сигнала Х, представленного в форме напряжения, находят представление аргумента в следующем виде:.В- (1+ ; 2 )где ; - переменная, принимающая значения +1 или- 1,1 - 1,1,2,2п - 1,п - 1.Установление соответствия между входным сигналом Х и рядом значений ; позволяет установить соответствие и между логарифмами:1 пХ = - 1 п(.Л. (1+; 2 . (21Таким образом, в устройстве используется алгоритм Волдера с двойными интерационными шагами. Однако, при классической, цифровой реализации алгоритма Волдера начальное значение аргумента не сохраняется, а участвует в преобразовании. В предлагаемом преобразователе используется мно 2374 жительное свойство цифроаналоговых преобразователей, реализуемое подачей аналогового сигнала на вход опорного напряжения. Опорное напряжение Е подается на второй вход компаратора, Математически такое изменение алгоритма выражается в лишнем умножении, но при реализации путем перестановки местами напряжений Х и Е (если исходить из известной схемы линейного аналого-цифрового преобразователя) это лишнее умножение не влечет до 10 полнительных аппаратных затрат.Значение ; непосредственно в преобразователе не реализуется. Вместо него на выходе компаратора 1 формируется признак Р 1,принимающий значения О и 1 и обеспечивающий в преобразователе действия,эквивалентные смене знака у . Алгоритмитерационного подбора кода логарифма приведен на фиг, 3. Знак текущего ; выбирается в соответствии с уравнением (1) из20 выражения следующего вида:з 1 дп Ц=з 1 дп Х 1.(1+ 2 ) - 1,гдето=1, 1,2, 21 - 1, 1 - 1.Представляется знак , сигналом на выходе компаратора 1.Из выражения (2) следует, что искомоезначение логарифма может быть вычисленокак сумма табличных логарифмов 1 п (1+2 )или 1 п(1 - 2 ) в зависимости от знакаЗначения табличных логарифмов записано впостоянных запоминающих устройствах 15и 16, а процедура вычисления суммы 8;+,представляется в следующем виде:8;+ -- 8;+1 п (1+; 2),Управляющие сигналы А 1, А 2, АЗ и А 4,35 обеспечивающие вычисления в соответствиис блок-схемой (фиг. 3), вырабатываются устройством 20 управления. Управляющий сигнал А 1 вырабатывается однократно и слу,жит для начальной установки элементов логарифмического преобразователя. Управ 40 ляющие сигналы А 2, АЗ и А 4 обеспечиваютитерационное поразрядное вычисление функции логарифма и вырабатываются в циклическом режиме. Двойные итерационные шагиобеспечиваются триггером 25, включеннымпо схеме счетного триггера.Благодаря наличию в устройстве управления 1 К-триггера 25 сигнал с выхода Я 4сдвигового регистра 21 поступает на выходустройства А 4 через элемент И 26 в зависимости от признака РЗ, которым являетсявыход 1 К-триггера 25. Признак РЗ, как следует из блок-схемы (фиг. 3), обеспечиваетповторное выполнение итерации, т, е. итерации с той же константой, что обеспечивается сохранением кода в счетчике 4 при повторной итерации. Завершение преобразова 55 ния обеспечивает признак Р 2, который соответствует установке на счетчике 4 кода п-йитерации. Эта итерация уже не должна выполняться, так как все искомые цифры ре 16123745зультата получены, Начальная установка триггера 25 в нулевое состояние обеспечивает увеличение кода счетчика 4 при повторной итерации, Признак Р 2 вырабатывается дешифратором 17,Таким образом, предлагаемый преобразователь выполняет поразрядное логарифмическое аналого-цифровое преобразование без снижения точности по сравнению с линеиным аналого-цифровым преобразованием.Формула изобретения1. Аналого-цифровой преобразователь, содержащий компаратор, первый вход которого соединен с выходом цифроаналогового преобразователя, первый регистр, выход котооого является выходной шиной, и устройство управления, первый вход которого является шиной пуска, отличающийся тем, что, с целью расширения области применения за счет обеспечения формирования логарифмической зависимости выходных сигналов, в него введены два счетчика, три мультиплексора, два сумматора, второй и третий регистры, блок инверторов, матричный сдвигатель, два постоянных запоминающих устройства, дешифратор, элемент ИЛИ и триггер, причем выход второго регистра соединен с первым информационным входом первого сумматора, первым информационным входом первого мультиплексора и цифровым входом цифроаналогового преобразователя, аналоговый вход которого является входной шиной, информационный вход второго регистра соединен с выходом первого сумматора, второй информационный вход которого соединен с выходом второго мультиплексора, выход третьего регистра соеди. нен с первым информационным входом второго мультиплексора, информационным входом матричного сдвигателя и входом блока инверторов, выход которого соединен с вторым информационным входом второго мультиплексора, выход матричного сдвигателя соединен с вторым информационным входом первого мультиплексора, выход которого соединен с информационным входом третьего регистра, вход числа сдвигов матричного сдвигателя соединен с выходом первого счетчика, второй вход компаратора соединен с источником опорного напряжения, выход компаратора соединен с входом переноса в младший разряд первого сумматора и входами управления второго и третьего мультиплексоров, выход третьего мультиплексора соединен с первым входом второго сумматора, выход которого соединен с ин- формационным входом первого регистра, выход которого соединен с вторым входом второго сумматора, выход второго счетчика соединен с входами первого и второго постоянных запоминающих устройств и входом дешифратора, выход которого является шиной признака готовности результата преобразования и соединен с вторым входом устройства управления, выходы первого и второго 0 постоянных запоминающих устройств соединены соответственно с первым и вторым инфооационными входами третьего мультиплексора, входы начальной установки первого, второго и третьего регистров, первого и второго счетчиков объединены и соединены с первым выходом устройства управления, второй выход которого соединен со счетным входом первого счетчика, первым установочным входом триггера и первым входом элемента ИЛИ, третий выход устройства управления соединен с входами синхронизации первого и второго регистров, вторым установочным входом триггера и вторым входом элемента ИЛИ, выход триггера соединен с входом управления первого мультиплексора, выход элемента ИЛИ 25 соединен с входом синхронизации третьегорегистра, счетный вход второго счетчика соединен с четвертым выходом устройства управления, третий вход которого является шиной начальной установки.2. Преобразователь по п. 1, отличающийся тем, что устройство управления выполнено на сдвиговом регистре, генераторе тактов, 1 К-триггере, двух элементах И и инверторе, вход которого является вторым входом устройства управления, первым входом которого является вход младшего разряда сдвигового регистра, вход сдвига которого соединен с выходом генератора тактов, вход сброса объединен с К-входом триггера и является третьим входом устройства управления, первым, вторым и третьим вы ходами которого являются соответственно первый, второй и третий выходы сдвигового регистра, начиная с младшего разряда, четвертый выход сдвигового регистра соединен с первыми входами первого и второго элементов И, второй вход первого 45.элемента И соединен с выходом 1 К-триггера, а выход является четвертым выходом устройства управления, второй вход второго элемента И соединен с выходом инвертора, а выход соединен с входом разряда сдвигового регистра, следующего за 5 О младшим его разрядом, и с 1- и К-входами1 К-триггера, С-вход которого соединен с выходом генеоатора тактов.1612374 Ри диктор И. Дербказ 3834 аро ВНИИПИ Госдарственного комитета по изобретениям и открытиям3035, Москва, Ж - 35, Раушскан наб., д. 4/5 Производственно.издательский комбинат Патент, г, Ужгород, ул Составитель В. МахнаТехред Л. КравчукТираж 555 ректор Мдпнсное и ГКНТ СССГагарина, О