Одноразрядный сумматор для системы счисления с основанием минус «два»
Похожие патенты | МПК / Метки | Текст | Заявка | Код ссылки
Текст
ПИСАНИЕ ЗОБРЕТЕНИЯ сове Советскин Социалистически РеспубликТЕЛЬСТВ У СВ К АВТОР ва М висимое от авт, свидетел аявлено 24.1 Х.1965 ( 1 9937/26-2 с присоединением зая иоритет Комитет по деламбретений и открытии Совете МинистровСССР 88.8) Опубликовано 12.17.196 юллетень ия 20 Х 1.19 Дата опубликования описа Авторызобретения М. П. Троицка оброт вите ОДНОРАЗРЯДНЫЙ СУММАТОР ДЛЯ СИСТЕМЫ СЧИСЛЕН С ОСНОВАНИЕМ МИНУС ДВАции и аиЬи сущестпрет: Логич ет ло яет собойв моментв ячеику 3.осуществлярабатывает Суммфункцию1, которЛогичесет функрезульта Известны одноразрядные сумматоры, состоящие из феррит-транзисторных ячеек,Предлагаемый сумматор отличается от известных тем, что, с целью упрощения схемы,он содержит две феррит-транзисторные ячейки, соединенные по схеме запрет и подключенные к выходу переноса и к ячейкам образования сигнала суммы, а также ферриттранзисторные ячейки, соединенные по схемеи, или, запрет, подключенные к выходу 1переноса.Логические функции одноразрядного сумматора в системе с основанием - 2 целесообразно представить в видеС=Р (а+ Ь+ е) р+р(а+ Ь)+аЬ (р+е); 1Р = е (а+Ь) + аЬр;Е=р(а+Ь),где а - цифра 1-го разряда 1-го слагаемого;Ь - цифра т-го разряда 2-го слагаемого; е - 2положительный перенос из младшего разрядав -й; р - отрицательный перенос из младшего разряда в 1-й; Е - положительный переносв старший разряд; Р - отрицательный перенос в старший разряд; С - сумма, получаемая в 1-ом разряде,На чертеже приведена функциональная схе 1 а этого варианта сумматора. Здесь схема 1 две ячейки) осуществляет логические опера и и и пад входными переменнымдает в результатее(а+Ь) 4еская схема 2 (две ячейки) огические операции и и зараЬ 1 е,рный сигнал представлпереноса Р, получаемуюая поступает на записькая схема 4 (две ячейки)ции и и запрет и выт Е=р(а+Ь) 1,который является одновременно функцией переноса (второй канал) и частью логического выражения суммы, Вторая часть суммы вырабатывается логической схемой 5 (две ячейки), которая также осуществляет функции алгебры логики или, и и запрет. Третья часть суммы получается в схеме 6 (три ячейки). Полное значение суммы поступает на выход схемы, которая вырабатывает сумму в одном разряде в течение одного рабочего такта при четырехтактной системе рабочих импульсов.Разработанная схема может быть применена при проектировании цифровых вычислительных устройств в системе счисления с основанием - 2.Заказ74079 Тираж 535 ПодписноеЦНИИПИ Комитета по делам изобретений и открытий при Совете Министров СССР Москва, Центр, пр, Серова, д. 4 Типография, пр. Сапунова, 2 П р е д м ет из о б. р е т е н и яФОдноразрядный сумматор для системы счисления соснованйем минус два, состоящий из феррит-транзисторных ячеек, отличаюи 1 ийся тем, что, с целью упрощения схемы, он содержит две феррит-транзисторные ячейки, соединенные по схеме запрет и подключенные к выходу переноса и к ячейкам образования сигнала суммы, а также феррит-транзисторные ячейки, соединенные по схеме и, 5 или, запрет, подключенные к выходу переноса.
СмотретьЗаявка
1029937
М. Д. Добротин, М. П. Троицка
МПК / Метки
МПК: G06F 7/49
Метки: два, минус, одноразрядный, основанием, системы, сумматор, счисления
Опубликовано: 01.01.1967
Код ссылки
<a href="https://patents.su/2-195208-odnorazryadnyjj-summator-dlya-sistemy-schisleniya-s-osnovaniem-minus-dva.html" target="_blank" rel="follow" title="База патентов СССР">Одноразрядный сумматор для системы счисления с основанием минус «два»</a>
Предыдущий патент: Преобразователь напряжение-код
Следующий патент: 195209
Случайный патент: Приспособление для автоматического регулирования хода поршня тормозного цилиндра