Устройство для регистрации однократных сигналов

СКИХ ЕСНИХ СОЮЗ СОВЕТСОЦИАЛИСТИЧРЕСПУБЛИК 9) О(54) У НОКРАТ (57) И ритель гистра сигнал для инд пример ТРОЙСТВО ДЛЯЫХ СИГНАЛОВобретение отой технике,ции на экранав, и может бикации разлипри проведе РЕГИСТРАЦИИ носится к изме- .в частности к рех ЭЛТ импульсныхыть использованочных сигналов, .нании испытаний на ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМПРИ ГКНТ СССР 2одиночные удары. Целью изобретения является повышение точности регистрации. Поставленная цель достигается тем, что в устройство, содержащее блок 1 нормирования по амплитуде и длительности, состоящий из двух масштабирующих усилителей 2 и 4, программируемого делителя 8 частоты, а также аналого-цифровой преобразователь 9, тактовый генератор 12, счетчик 10 адреса, блок 11 памяти, индикатор 15 на ЭЛТ, дополнительно введены две шины сведения, генератор 16 действительного максимума, триггер 20 разрешения счета, двоичный счетчик 21, элемент НЕ 19, элемент ИЛИ 18 и триггер 22 готовности.ил.(ЭЛТ) импульсных сигналов, и можетбыть использовано для индикации различных сигналов, преобразуемых в электрический вид, например, при проведении испытаний на одиночные удары.Цель изобретения - повышение точности регистрации,На чертеже изображена структурнаясхема предлагаемого устройства.Поставленная цель достигается засчет того, что в устройство, содержащее блок нормирования по амплитуде и длительности, состоящий из двухмасштабирующих усилителей и программируемого делителя частоты, аналого-цифровой преобразователь (АЦП), 20тактовый генератор, счетчик адреса,блок памяти и индикатор на ЭЛТ, введены две шины сравнения, регистр дей-,ствительного максимума, регистр0,5 А, где А - максимальное значение 25амплитуды, которое может быть получено с АЦП, триггер разрешения сче"та,двоичный счетчик на И разрядов,гдеН - выбирается из общей емкости памяти(емкость блока памяти 2 слов), 30Ь 1элемент НЕ элемент ИЛИ и триггерготовности.Выход элемента НЕ соединен с выходом элемента ИЛИ и вторым входомсчетчика .М, первый вход которого 35соединен с выходом триггера разрешения счета, третий вход - с выходомпрограммируемого делителя частоты,а выход - с входом триггера готовности, выход которого соединен с вторым входом программируемого делителячастоты, Первый вход элемента ИЛИсоединен с выходом первой схемысравнения, первый вход которой соединен с выходом регистра 0,5 А, а второй вход с выходом регистра действительного максимума и вторым входомвторой схемы сравнения, первый входкоторой соединей с выходом АЦП и первым входом регистра действительного 50максимума, а выход с вторым входомэлемента ИЛИ и третьим входом регистра действительной амплитуды, второй вход которого соединен с выходомпрограммируемого делителя частоты; 55В результате введения блоков и новых связей осуществляется регистрация максимума импульсного сигнала и запись в блок памяти информации о самом импульсном сигнале, его предыстории и последейстний. Определение максимума позволяет устранить ложныесрабатывания, чем повышается точностьрегистрации, а запись всей информации в одну память позволяет отказаться от памяти предыстории импульсного сигнала, что приводит к уменьшениюэлементных затрат.Известный регистратор параметровударных ускорений 15 ИЭУсодержитспециальную память предыстории импульсного .игнала и определяет начало регистрации по превышению сигналом уровня О, 1 А, что приводит кснижению точности работы и увеличению элементных затрат,Устройство содержит блок 1 нормирования входного сигнала по амплитуде и длительности, состоящий из первого масштабирующего усилителя 2,ключа 3, масштабирующих конденсаторов 4, аттенюатора 5, второго масштабирующего усилителя 6, резистора 7обратной связи и программируемогоделителя 8 частоты, АЦП 9, счетчик10 адреса, блок 11 памяти, генератор12 тактовых импульсов (ГТИ), индикатор 13 на ЭЛТ, регистр 14 0,5 А,первый блок 15 сравнения, регистр 16действительного максимума, второйблок 17 сравнения, элемент ИЛИ 18,элемент НЕ 19, триггер 20 разрешениясчета, счетчик 21, триггер 22 готовности, задатчик 23 порядка, задатчик 24 числа, задатчик 25 длительности, задатчик 26 0,5 амплитуды,информационный вход 27, входы "Порядок масштаба" 28, "Число масштабов"29, "Длительность повторных отсчетов"30, "0,5 амплитуды"31.При этом блок 1 нормирования входного сигнала по амплитуде и длительности содержит последовательно соединенные первый масштабирующий усилитель 2 .с ключом 3 и блоком масштабирующих конденсаторов 4 в цепи егообратной связи, аттенюатор 5 и второй масштабирующий усилитель 6 с резистором 7 в цепи обратной связи,а также программируемый делитель 8частоты. Второй масштабирующий усилитель 6 блока 1 соединен с АЦП 9,а программируемый делитель 8 частоты блока 1 соединен с ГТИ 12, с триггером 22 готовности, с АЦП 9, сосчетчиком 21 и со счетчиком 10 адре 155 са и с входом регистра 16 действительного максимума, выход АЦП 9 через блок 11 памяти соединен с индикатором 13 на ЭЛТ, с вторым входом регистра 16 действительного максгума и с входом второго блока 17 сравнения, выход регистра 14 0,5 А соединен с одним иэ входов первого блока 15 сравнения, второй вход которого объединен с вторым входом второго, блока сравнения и подсоединен к выходу регистра 16 действительного максимума, а выходы блоков 15 и 17 сравнения подключены к входам элемента ИЛИ 18. Кроме того, вьгход второго блока 17 сравнения соединен также с входом регистра 16 действительного максимума, выход элемента ИЛИ 18 подключен к входам элемента НЕ 19 и счетчика 21, выход элемента НЕ 19 соединен с входами триггера 20 разре. - шения счета, выход которого соединен со счетчиком 21, выход которого соединен с входом триггера 22 готовности и через счетчик 10 адреса с блоком 11 памяти. Вход 27 блока 1 является информационным входом устройства, вход 28 подключен к задатчику 23 порядка, который переключает ключ 3 блока 1, вход 29 подключен к задатчику числа, т,е, задатчику амплитуды входного сигнала и управляет переключением аттенюатора 5, вход 30 соединен с задатчиком длительности повторения отсчета входного сигнала и соединен с входом программируемого делителя 8 частоты блока 1. Вход 31 является входом задания счета регистру 14 0,5 А и соединен с задатчиком 26Устройство работает следующим образом.При отсутствии информационного сигнала в блок 11 памяти по адресу, задаваемому счетчиком 10 адреса, записывается код нуля, получаемый с АЦП 9.Максимальное значение импульсного сигнала определяется вторым блоком 17 сравнения, который сравнивает текущий код, полученный из АЦП 9, с максимальным кодом, полученным ранее и записанным в регистр 16 действительного максимума. Если текущее значение больше предыдущего, второй блок 17 сравнения вырабатывает сигнал,разрешающий запись нового значения в регистр 1 Ь действительного55 Информация иэ блока 11 памяти выводится на индикатор 13 ЭЛТ, на котором высвечивается регистрируемый процесс.МасШтабирование по длительности осуществляется путем изменения квантования АЦП 9, счетчика 10 адреса с 93736максимума. Если текущее значениеменьше предыдущего, то второй блоксравнения выдает сигнал на элементИЛИ 18. Параллельно с вторым блоком17 сравнения первый блок 15 сравнения сравнивает значение, записанноев регистре 16 действительного максимума с 0,5 А (половиной амплитуды входного сигнала), записаннымв регистре 4 0,5 А, и выдает сигнална элемент ИЛИ 18, если значениедействительного максимума превысило 0,5 А. Как только на элементе ИЛИ18 появляются оба сигнала, он вырабатывает сигнал, который проходитчерез элемент НЕ 19 и устанавливаеттриггер 20 разрешения счета, сигналс триггера 20 разрешения счета по 20 ступает на счетчик И 21. Счетчик И 21йотсчитывает 2 тактов, которые приходят с программируемого делителя8 частоты и вырабатывает сигнал, который устанавливает триггер 22 готовности. Последний запрещает про-,.хождение тактовых импульсов с программируемого делителя 8 частоты исигнализирует об окончании процесса регистрации,Вся схема построена таким образом, что если максимум оказался локальным, на счетчик И 21 приходитсигнал сброса и схема ожидает прихода действительного максимума.Запись в блок 11 памяти происходит циклично, т.е. после записизначения в последнюю ячейку памяти,запись следующего значения происходит в первую ячейку. Так как емкостьблока 11 памяти равна 2 илий(2.2 , не трудно увидеть, что послеМзаписи максимального кода и началаработы счетчика И в блок 11 памятизапишется еще 2 значений . Таким обН4 разом, ровно половина емкости блока 11 памяти занята предысторией иначалом импульсного сигнала до максимального значения, а вторая половина памяти занята значением импульсного сигнала после максимальногозначения и последействием,1559373 помощью программируемого счетчика делителя 8.Задатчик 23 порядка осуществляет управление ключом 3, который заменяет емкость в цепи обратной связи масштабирующего усилителя 2,Формула изобретения Составитель Л.Сорокина Редактор Н.Тупица Техред Л,СердюковаКорректор Л,ПатайЗаказ 839 Тираж 387 ПодписноеВНЙИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР113035, Москва, Ж, Раушская наб., д. 4/5 Производственно-издательский комбинат "Патент", г.Ужгород, ул. Гагарина, 101Нормирование чувствительности датчика осуществляется аттенюатором 5,который управляется задатчиком 24числа. Устройство для регистрации однократных сигналов, содержащее блок нормирования по амплитуде и длительности, первый выход которого соединен с информационным входом аналого-цифрового преобразователя, последовательно соединенные счетчик адреса блок памяти и индикатор, а также первый триггер, первый блок сравне-ния, элементы ИЛИ и НЕ, о т л ич а ю щ е е с я тем, что, с целью повьнпения точности регистрации, в него введены второй блок сравнения, второй триггер, счетчик и. два регистра, причем второй выход блока нормирования соединен с тактовым входом аналого-цифрового преобразователя, с входами счетчика адреса и счетчика и с выходом записи второго регистра, вход первого триггера соединен с выходом счетчика, к входу сброса которого подключены выход элемента ИЛИ и вход элемента НЕ, к разрешающему входу - выход второго триггера, вход которого соединен с выходом.элемента НЕ, входы элемента ИЛИ соединены с выходами двух блоков сравнения и с разрешающим входом второго регистра, первый вход первого блока сравнения соединен с выходом первого регистра, а второй объединен с входом второго блока сравнения и соединен с выходом второго регистра, второй вход второго блока сравнения соединен с информационным входом второго 25 регистра, с выходом аналого-цифрового преобразователя и с входом блока памяти.