Преобразователь активной мощности в цифровой код

(5 САНИ БРЕТЕН К АВТОРСКОМУ ДЕТЕЛЬСТ ГОСУДАР СТ В Е ННО Е ПАТЕ НТ НОВЕДОМСТВО СССР(71) Львовский политехнический институт им, Ленинского комсомола(72) В,М.Ванько, О,М,Доронина и Г.Н.Лав(56) Авторское свидетельство СССР й. 1366960, кл, 6 01 В 21/06, 1986.Авторское свидетельство СССР ЬВ 1471143, кл, 6 01 К 21/06, 1987, (54) ПРЕОБРАЗОВАТЕЛЬ АКТИВНОЙ МОЩНОСТИ В ЦИФРОВОЙ КОД(57) Использование: контроль параметров электроэнергии промышленной сети в составе информационно-измерительных систем. Сущность изобретения: устройство содержит два калиброванных резистора 1 и 28, фиксатор 2 уровня, источник 3 опорного напряжения, два аналоговых коммутатора 4 и 29, преобразователь напряжение - код 5, шесть регистров б - 11, сумматор 12, умно- житель 13, два постоянных запоминающих блока 14 и 15, формирователь 16 импульсов, генератор 17 тактовых импульсов, два счетчика 18 и 19, элемент задержки 20, элемент И 21, блок 22 управления, два коммутатора 23 и 24, элемент ИЛИ 25, мультиплексор 26, делитель 27 напряжения, 2 ил,1780033 20 19 г .П3 1 Г" е ж- П -- ГОШ.ЛГ 1Составитель В. ВанькоТехред М.Моргентал Корректор ВТираж Подписноеосударственного комитета по изобретениям и открыти113035. Москва, Ж. Раушская наб., 4/5 Редактор каэ 4434 ВНИИП при ГКНТ СССР Производственно-издательский комбинат "Патент", г, Ужгород. ул,Гагарина. 101 входы - с соответствующими выходами источника опорного напряжения, выходы компараторов подключены ко входам злементэ ИЛИ, выход которого соединен с адресным входом мультиплексора и вторым управляющим входом первого аналогового коммутатора, третий и четвертый управляющие входы которого подключены к соответствующим выводам выходной шины формирователя управляющих сигналов, кроме того, управляющие входы компараторов подключены к управляющему входу преобразователя напряжения в код, а второй вывод первого калиброванного резистора подключен через второй калиброванный резистор к "земляной" шине и четвертому входу первого аналогового коммутатора, пятый вход ко торого соединен с выходом делителянапряжения, выход Фиксатора уровня подключен к входу делителя напряжения, выход преобразователя напряжения в код соединен со старшими разрядами первых входов 10 и младшими разрядами вторых входов мультиплексора, а его младшие разряды первых входов и старшие разряды вторых подключены к "земляной" шине.Изобретение относится к электроизмерительной технике и предназначено для использования в составе информационно-измерительной системы контроля параметров электроэнергии промышленной сети.Известен преобразователь активной мощности в цифровой код, содержащий калиброванный резистор, фиксатор уровня, источник опорного напряжения, аналоговый коммутатор, преобразователь напряжения в код, шесть регистров, сумматор, умножитель, два постоянных запоминающих устройства, формирователь импульсов, генератор опорной частоты, два счетчика, элемент задержки, элемент И и формирователь управляющих сигналов 1).Недостатком известного устройства является низкая точность преобразования.Наиболее близким по технической сущности к предлагаемому изобретению является преобразователь активной мощности в цифровой код, содержащий калиброванный резистор, фиксатор уровня, источник опорного напряжения, первый и второй аналоговые коммутаторы, первый и второй преобразователи напряжения в код, регистры, сумматор, умножитель, постоянные запоминающие устройства, формирователь импульсов, генератор опорной частоты, счетчики, элемент задержки, элемент И, формирователь управляющих сигналов, делитель напряжения, мультиплексор, многовходовый элемент ИЛИ-НЕ, первый и второй элементы И 2.В реальной промышленной сети по причинам всевозможных коммутационных переключений, срабатывания средств автоматики, нелинейного характера и резких колебаний нагрузки у потребителя электроэнергии и т,д, имеют место импульсные помехи, искажающие синусоидальную форму электрического сигнала с многократным п ревы шением его амплитуды и широким диапазоном изменения длительности импульсных искажений,Кроме того, благодаря перечисленным выше коммутационным явлениям, нелинейному и комплексному характеру нагрузки1-у - , ВСЛй 1иначеО,1иначеО,где 31 и ц 2 - математические ожидания 11 и 112,При равных равномерных распределениях абсолютных случайных составляющихпогрешностей фиксатора уровня и преобрапотребителя электроэнергии, а также за счет ярко выраженных паразитных частотных свойств электросети (индуктивности, взаимоиндуктивности и емкости фазных и линейных подключений, т,п.) наблюдается широкий спектр гармоник, от первой (50 Гц) до сотой, в сети, что приводит к искакению формы сигнала (треугольная, колоколообразная), особенно в случае переходных процессов, например режим пусковых токов,При этом за время до нескольких секунд уровень напряжения или тока в сети может в несколько раз превышать соответствующий уровень в нормальном установившемся режиме, до которого возвращается напряжение или ток по завершении переходного процесса,Для работы с данным измеряемым сигналом прототип содержит два преобразователя напряжения в код,Первый из них осуществляет обработку входного сигнала при масштабе, не превышающем амплитуду номинального значения синусоидальной или несинусоидальной формы, а второй - при превышении данной а м пл итуды.Исходя из этих соображений схема прототипа содержит два примерно идентичных канала измерений входного сигнала: аналоговые коммутаторы, преобразователи напряжения в код, делитель напряжения.Точность преобразования активной мощности в код в схеме прототипа определяется, в основном, метрологическими параметрами фиксатора уровня, а также преобразователей напряжения в код, т,е. их быстродействием и точностью, так как согласно теореме Котельникова,чем выше частота дискретизации, тем точнее можно преобразовать входной сигнал со значительными искажениями, используя метод цифровой обработки мгновенных значений для измерения активной мощности.При равномерном распределении абсолютной случайной погрешности преобразователей в пределах +А 21 и +Л 22 коды Кц и К 2 соответствуют значениям входного тока 111 й Ь 21) и Ъ 2 й Ь 22) с плотностями распределения вероятностейЬ 21 11 111 + 6121, (2)зователей на соответству 1 ощих уровнях входных напряжений в пределах + Ло 21 и . Ъ 22 композицией этих распределений в обоих случаях является распределение Сим1780033 псона в пределах +2 Ь 021 и+2 Ь 022 соответственно. Таким образом, кодыЙ 11 и Йщг соответствуют значениям вход 2 ЬО 21 - О 1+ щ 1,(8 23 Ь 22 Ь 022 х Ьцгг я дисперсия результата превходных тока и напряжения, с ения активной мощности за Суммарн образования целью вычиспериод Тх п-ц)11 1)+ Х 0 щг 12 =1ммарное ср оаг случ С) = Тхг( 11 гДе Тх (и+п) Следова ратическое) ЬТх ельно, су значение днеквадных согде О 11 и О 12 - математические ожидания щ 1 и щг соответственно.Математическое ожидание произведения мгновенных значений тока и напряжения ц 111 в 1-й точке их выборки и его дисперсия при независимости их преобразований с помощью преобразователя, т.е, когда входной сигнал не превышает масштаб последнего;011 + 2 Ь ц 21 11 + 2 Ь 121М 1011 М=х(6)В случае превышения входным сигналом масштаба первого преобразователя работает второй преобразователь,При этом, аналогично рассуждая, получим математическое ожидание и дисперного напряжения (О 11 -ф. 2 Ьцгг) и (012 2 Ьцгг) с плотностями распределения вероятностей; ставляющих погрешностей прототипа опретх пренебрегая влиянием произведений ЬО 21)( хЬ)21 и Ь 022 Ьгг ввиду их малости.2Случайная составляющая погрешности, характеризующаяся тем, что вероятность совпадения Ьцг 1- Ьцгг и Ь 21 =Ьгг для двух однотипных преобразователей весьма низка, практически невозможна. Эта разница определяется технологическим разбросом, старением элементов, т.п., что обьясняется сложной внутренней структурой АЦП, используемых как преобразователи.Эти различия приводят к тому, что случайные погрешности преобразователей изменяются неодинаково.Таким образом, недостатком прототипа является то, что в переходных режимах и при коммутационных явлениях в промышленной сети общая погрешность преобразования активной мощности в код возрастает за счет различных интервалов изменения случайных погрешностей преобразователей, что выражается в различии пределов ЬО 21 и ЬО 22, Ь 21 и Ь 22.Кроме этого, наличие разброса параметров преобразователей вызывает аддитивную составляющую погрешности преобразования;Ьтх ), (1)+Ь 12)(ц)+Ьцг)где Ь 2 и Ьз 2 - различие аддитивных погрешностей преобразователей., причем принята для первого из них аддитивная погрешность равной нулю,После несложных преобразователей (11) получим;л багги Ь 2 +ага Л 02(12) У АД 2Огщ аппп соз фосчитая, что отклонение входного сигнала от масштаба преобразователя 5 содержит щ точек дискретизации на период, проявляется только в одной полуволне периода Тх, а средние значения за это время напряжения л тока равны Опп ипп, причем оо - сдвиг фаз между ними.Таким образом, недостатком прототипа является низкая точность преобразования активной мощности сигналов переходных процессов и импульсных отклонений в промышленной электросети,Цель изобретения - повышение точности преобразования,Поставленная цель достигается тем, что в преобразователь активной мощности в цифровой код, содержащий первый калиброванный резистор, фиксатор уровня, источник опорного напряжения, первый и второй аналоговые коммутаторы, преобразователь напряжения в код, шесть регистров, сумматор, умножитель, первый и второй постоянные запоминающие блоки, формирователь импульсов, генератор опорной частоты, первый и второй счетчики, элемент задержки, элемент И, формирователь управляющих сигналов, мультиплексор и делитель напряжения, причем вход фиксатора уровня соединен со входной шиной напряжения, первый вывод первого калиброванного резистора соединен со входной шиной тока, входом формирователя импульсов и первыми входами аналоговых коммутаторов, выход первого аналогового коммутатора подключен к информационному входу преобразователя напряжения в код, первь й выход источника опорного напряжения подключен ко второму входу первого аналогового коммутатора, выход фиксатора уровня соединен с третьим входом первого и вторым входом второго аналогового коммутаторов, выход мультиплексора подключен к входу первого регистра, первый выход первого регистра через элемент И подключен ко входам выбора режима и переноса первого канала сумматора, а вторые выходы - ко вторым входам первого канала сумматора, первый вход первого канала сумматора соединен с "земляной" шиной, а выходы - со входами третьего регистра, выходы старших разря 5 10 20 25 30 35 писи второго, третьего, четвертого, пятого регистров и умножителя, входам разреше 40 45 50 55 дов сумматора соединены также со входами второго регистра и входами второго канала умножителя, подключенными также к выходам четвертого регистра, входы первого канала умножителя соединены с выходами второго регистра и постоянных запоминающих блоков, а выходы - со входами четвертого, пятого регистров и входами третьего канала сумматора, входы второго канала которого подключены к выходам третьего регистра, выход генератора опорной частоты соединен со входом синхронизации формлрователя импульсов, входом записи первого регистра и входом первого счетчика, выходы разрядов которого подключены ко входам шестого регистра, а вход сброса в "нуль" - ко входу второго счетчика и через элемент задержки ко входу записи шестого регистра и выходу формирователя импульсов, входы первого и второго постоянных запоминающих блоков подключены, соответственно, к выходам пятого и шестого регистров, первый вход формирователя управляющих сигналов соединен с выходом генератора опорной частоты, выходы первого и второго счетчиков подключены к первой и второй группам входов формирователя управляющих сигналов, выходная шина управления которого подключена к входу управления первого аналогового коммутатора, входу управления второго аналогового коммутатора,входу управления фиксатора уровня, тактовому входу преобразователя напряжения в код, первому входу элемента И, входам зания считывания второго и четвертого регистров, входам управления сумматора и постоянных запоминающих блоков, входам сброса третьего и пятого регистров, входам выбора каналов сумматора, а также входам управления регистром произведения умно- жителя, кроме того, выходы мультиплексора подключены ка входам первого реглстра, введены первый и второй компараторы, элемент ИЛИ и второй калиброванный резистор, причем первые входы компараторов соединены с выходом второго аналогового коммутатора, а их вторые входы - с соответствующими выходами источника опорного напряжения, выходы компараторов подключены ко входам элемента ИЛИ, выход которого соединен с адресным входом мультиплексора и вторым управляющим входом первого аналогового коммутатора, третий и четвертый управляющие входы которого подключены к соответствующим выводам выходной шины формирователя управляющих сигналов, кроме того, управляющие входы компараторов подключены к50 55 постоянные запоминающие блоки 14 и 15, формирователь 16 импульсов, генератор 17 опорной частоты, счетчики 18 и 19, элемент 20 задержки, элемент И 21, формирователь 22 управляющих сигналов, первый 23 и второй 24 компараторы, элемент ИЛИ 25, мультиплексор 26 и дег итель 27 напряжения.Вход фиксатога,2 уровня соединен со входной шиной напряжения. Первый вывод первого калиброванного резистора 1 соединен со входной шиной тока, входом форми 5 10 15 20 25 30 35 40 45 рователя 16 импульсов и первыми входами аналоговых коммутаторов 4 и 29. Выход первого аналогового коммутатора 4 подключен к информационному входу преобразователя 5 напряжения в код. Первый выход источника 3 опорного напряжения подключен к второму входу первого аналогового коммутатора 4, Выход фиксатора 2 уровня соединен с третьим входом первого 4 и вторым входом второго 29 аналоговых коммутаторов, Выход мультиплексора 26 подключен ко входу первого регистра 6. Первый выход первого регистра 6 через эле мент И 21 подключен ко входам выбора режима и переноса первого канала сумматора 12, а вторые выходы - ко вторым входам первого канала сумматора 12, Первый вход первого канала сумматора 12 соединен с "земляной" шиной. Выходы сумматора 12 соединены со входами третьего регистра 8,Выходы старших разрядов сумматора 12 соединены также со входами второго регистра 7 и входами второго канала умножителя 13, подключенными также с выходами четвертого регистра 9. Входы первого канала умножителя 13 соединены с выходами второго регистра 7 и постоянных запоминающих блоков 14, 15, а выходы - со входами четвертого 9, пятого 10 регистров и входами третьего канала сумматора 12. Входы второго канала последнего подключены к выходам третьего регистра 8. Выход генератора 17 опорной частоты соединен со входом синхронизации формирователя 16 импульсов, входом записи первого регистра 6 и входом первого счетчика 18. Выходы разрядов счетчика 18 подключены ко входам шестого регистра 11, а вход сброса в "нуль" - ко входу второго счетчика 19 и через элемент 20 задержки ко входу записи шестого регистра 11 и выходу формирователя 16 импульсов. Входы первого 14 и второго 15 постоянных запоминающих блоков подключены соответственно, к выходам пятого 10 и шестого регистров. Первый вход формирователя 22 управляющих сигналов соединен с выходом генератора 17 опорной частоты, Выходы первого 18 и второго 19 счетчиков подключены к первой и второй группам входов формирователя 22 управляющих сигналов. Выходная шина последнего подключена ко входу управления первого аналогового коммутатора 4, входу управления второго аналогового коммутатора 29, входу управления фиксатора 2 уровня, тактовому входу преобразователя 5 напряжения в код, первому входу элемента И 21, входам записи регистров 7 - 11 и умножителя 13, входам разрешения считывания второго 7 и четвертого 9 регистров. входам5 10 15 20 25 30 35 40 50 55 управления сумматора 12 и постоянных запоминающих блоков - 14, 15, входам сбросатретьего 8 и пятого 10 регистров, входамвыбора каналов сумматора 12, а также входам управления регистром произведенияумножителя 13.Первые входы компараторов 23 и 24 соединены с выходом второго аналоговогокоммутатора 29, а их вторые входы - с соответствующими выходами источника 3 опорного напряжения, Выходы компараторов 23и 24 подключены ко входам элемента ИЛИ25, выход которого соединен с адреснымвходом мультиплексора 26 и вторым управляющим входом первого аналогового коммутатора 4. Третий и четвертыйуправляющие входы последнего подключены к соответствующим выводам выходнойшины формирователя 22 управляющих сигналов, Управляющие входы компараторов23, 24 подключены к упаравляющему входупреобразователя 5 напряжения в код,Второй вывод первого калиброванногорезистора 1 подключен через второй калиброванный резистор 28 к "земляной" шине ик четвертому входу первого аналоговго коммутатора 4, пятый вход которого соединен свыходом делителя 27 напряжения, Выходфиксатора 2 уровня подключен ко входу делителя 27 напряжения, Выход преобразователя 5 напряжения в код соединен состаршими разрядами первых входов и младшими разрядами вторых входов мультиплексора 26, а его младшие разряды первыхвходов и старшие разряды вторых входовподключены к "земляной" шине.В конкретном реализованном преобразователе фиксатор 2 уровня построен посхеме, приведенной в книге Воробьев Н,ВВернер В.Д. Элементная база и схемотехника средства сопряжения. - М.: Высшаяшкола, 1984, с,22, рис.1.18, Источник 3 опорного напряжения построен по схеме из тойке книги (с,58, рис,2,47) с добавлением двухрезисторных делителей на его выходе, дляобеспечения трех значений опорных напряжений на трех выходах источника 3.Аналоговые коммутаторы 4,29 и преобразователь 5 напряжения в код построены,соответственно, по схемам (см. книгу Воробьева Н.В, и Вернера В.Д., с,19, рис,1,14и статью Климашаускаса К.Ю., Марцинкявичуса А,-Й,КСташиса И.В, Быстродействующий восьмиразрядный АЦП К 1107 ПВ 2, -Электронная промышленность, М 7, 1985,рис.1, с.31),Регистры 6-11 представляют собой регистры памяти с буферными устройствамина выходах, позволяющими отключать выходы регистров от внешних цепей (см, книгу Горбунова В,Л Панфилова Д,И Пресиухина Д,Л, Основы построения микроЭВМ.М,; Высшая школа, 1984, с,110, рис.3,5),Сумматор 12 и умножитель 13 построены, аналогично как у прототипа, соответственно на микросхемах КР 1802 ИМ 1(б Ко,348. 629-07 ТУ),Постоянные запоминающие устройства14 и 15 построены по схеме, описанной вкниге Алексеенко А,Г., Шагурина И,И. Микросхемотехника, - М.: Радио и связь, 1982,рис.7,17, с,269.Формирователь 16 импульсов построен, как у прототипа, на триггере Шмитта свыходом, подключенным к В-входу триггера, Б- и С-входы которого соединены с входом синхронизации формирователя, апрямой выход является выходом последнего,Счетчики 18, 19 и элемент И 21 построены на микросхемах Е 555 ИЕ 7 (б, Ко,348.289.ТУЗ) и К 555 ЛИ 1 (бКо.348.289 ТУ 1),Формирователь 22 управляющих сигналов вместе с обозначениями его входов ивыходов аналогичен используемому в прототипе, где подробно описан,В качестве мультиплексора 26 использована микросхема К 555 КП 11 (б Ко,348.28914 ТУ).Предлагаемый преобразователь активной мощности в код работает следующимобразом.Формирователь 16 выделяет периоды Т 1колебаний входного тока(1), определяющиеинтервалы преобразования, и в начале каждого текущего периода (см. фиг,2,б) формирует импульс, синхронизированный симпульсом опорной последовательности свыхода генератора 17(см, фиг.2,а) производящий по своему переднему фронту перенос кода из счетчика 18 в регистр 11, а черезвремя, определяемое элементом 20 задернки, сброс счетчика 18 в "нуль", В течениеочередного периода Т счетчик 18 производит подсчет числа импульсов опорной частотой следования 1 о с выхода генератора 17йт,=. Т 1, (13)код которого в начале следующего периодаТ 1+1 переносится в регистр 11, Выходной кодрегистра 11 является адресным для постоянного запоминающего устройства 15, гдепо адресу Мт 1 записан код числа 1 Мт,Период Тп 1 работы младшего разрядасчетчика 18 (см. фиг,2,в) определяет шаг дискретизации входных сигналов и разделенна четыре такта т 1, т 2, гз и т 4. В первом тактег 1 очередного шага дискретизации Ь (см,фиг,2,в) значение падения напряжения Б Ьна калиброванных резисторах 1 и 28, прямо пропорционально значению 1 п входного тока в текущей точке щ периода Т, и значение входного напряжения ц в этой же точке поступает соответственно через аналоговый коммутатор 4 на вход преобразователя 5 и на вход фиксатора 2, устанавливаемых формирователем 22 в режим выборки сигнала (см. фиг.2, г,д), где фиксируются. Во втором такте х 2 шага ъ преобразователь 5 устанавливается формирователем 22 в режим хранения (см, фиг,2,д) и преобразует напряжение В Ь в цифровой прямой код Йп переносимый по окончании х 2 передним фронтом сигнала с выхода генератора 17 (см, фиг.2,а) через мультиплексор 26 в регистр 6:М, = КЪ, (14) где К - коэффициент пропорциональности.В третьем такте хз шага Ъ (см. фиг,2,в) коммутатор 4, управляемый формирователем 22 (см, фиг.2,в), подключает ко входу преобразователя 5 напряжение цп с выхода фиксатора 2, а сумматор 12 производит преобразование прямого кода йп, в дополнительный, При этом сумматор 12 установлен в состояние выборки первого канала и разрешения считывания (см. фиг.2, ж,з), а на входы выбора режима и переноса этого канала при инверсном значении Й 1 поступает "1" знака этого числа, определяющая инвертирование кода сумматора и прибавления к результату инвертирования "единицы". В конце хз результата преобразования сигналом с выхода сумматора (см. фиг.2,и) переносится в регистр 7, При положительном значении й его код остается без изменения, так как прямой и дополнительный коды положительного числа совпадают.В четвертом такте х 4 шага Ь преобразователь 5 преобразует напряжение оп в цифровой прямой код числа й,(см. фиг.2,д):йцщ = КОф Ов, (15) где Ки - коэффициент пропорциональности, который по окончании преобразования переносится через мультиплексор 26 в регистр 6 (см.фиг.2,а), а во втором такте х 2 следующего шага дискретизации Ъ+1 и реобразуется сумматором 12 в дополнительный код (см, фиг,2,в,ж,з). В конце х 2 коды чисел Йц и Йп соответственно, с выходов сумматора 12 и регистра 7, находящихся в состоянии разрешения считывания (см, фиг,2,з,ж) записываются сигналом с выхода формирователя 22 (см. фиг.2,л) в множительное устройство 13, где в течение следующего такта хз(см, фиг.2,в) перемножаются, после чего результат перемножения под управлением формирователя 22 (см,фиг,2,м,н) заносится в регистр произведения. В первом такте шага дискретизации Ь+2 код произведения й Йц с выхода множительного 5 устройства 13 подается на входы второгоканала сумматора 12, установленного формирователем 22 в состояние выборки второго и третьего каналов (см. фиг.2,п), где прибавляется к сумме результатов перемно жения значений входных сигналов за (п 1-1)предшествующие точки их дискретизации в текущем интервале преобразования Т 1 с выходов регистра 8, после чего результат суммирования сигналов с выхода.15 формирователя 22 (см. фиг.2,р) заносится врегистр 8. Такой обработке подвергаются значения входных сигналов всех точек дискретизации за интервал Т, за исключением того, что результат перемножения кодов 20 входных сигналов для последней тояки дискретизации за Т не записывается в регистр произведения устройства 13, а непосредст- венно в четвертом такте шага дискретизации О интервала преобразования Т+1 25 складывается сумматором 12 с выходнымкодом регистра 8 (см.фиг,2,б,в,м,н,п), после чего результирующий кодп 1ЙУ 1= йп, йа (16) 30преносится в устройство 13 (см, фиг.2,з,л) одновременно с кодом коэффициента коррекции Кс выходом постоянного запоминающего устройства 14, установленного 35 формирователем 22 (см.фиг.2,т) в режимеразрешения считывания, В течение второго такта х 2 шага 12 в интервале Т+1 осуществляется умножение йц на коэффициент К, после чего результат перемножения с выхода 40 устройства 13 (см. фиг.2,м,н), прямо пропорциональный активной энергиитЙэ = К Й = К Г 1(1) ц(1)бт, (17)Огде К- коэффициент пропорциональности, записывается в регистр 9 (см. фиг,2,д).В начале четвертого такта формирователем 22 осуществляется сброс в "0" регистра 8 (см. фиг,2,з). В конце этого же такта коды й с выхода регистра 9 и 1/Йт с выхода постоянного запоминающего устройства 15(см. фиг.2,ф) заносятся в устройство 13, где перемножаются (см. фиг.2,л), после чего результат перемножения, прямо пропорциональный активной мощности, переносится в регистр 9 (см. фиг.2,м,н,у):т 1ЙР 1 = йети/йт 1 = КР Я(т) О(1)б 1 (18)оКоэффициент коррекции К вводитсядля коррекции дополнительной погрешно1780033 15 10 15 20 2530 код вида 35 40 ется код вида 45 50 сти, вызываемой изменением температуры окружающей среды и старением элементов, В постоянное запоминающее устройство 14 заблаговременно заносятся возможные значения коэффициента коррекции в заданном температурном диапазоне работы преобразователя, Выбор нужного значения Кк осуществляется следующем образом,Периодически,череэопределенное число периодов 1(е), счетчик 19 устанавливается в состояние, которое определяет интервал коррекции Тк и обеспечивает подключение источника 3 опорного напряжения Оо к аналоговому входу преобразователя 5 (см, фиг,2,х). В течение интервала Тк опорное напряжение Оо претерпевает те же преобразования, что и входные переменные сигналы Я 3(1) и оф В начале следующего интервала Тк+1 (см, фиг.2,6) регистр 10, выходной код которого определяет адрес обращения к постоянному запоминающему устройству 14, сбрасывается сигналом с формирователя 22 (см. фиг.2,ц) в состояние, определяющее код числа "1" на выходе устройства 14. Результирующий код преобразования Оо за Тк умножается на Кк=1.и 1/йтк, после чего результат преобразования переносится в регистр 10 (см, фиг.2,ч), определяя адрес обращения к устройству 14 до следующего интервала преобразования Оо.Компараторы 23 и 24, работающие синхронно с преобразователем 5 напряжения в код, контролируют величину текущего входного сигнала, сравнивая его со значениями Оп 1 и Оо 2, поступающими с выходов источника 3 опорного напряжения:Оп 1 = Овак + Ь оОп 2 = Опо - Ьо )где Оп)ак и Оя)ь - максимальное и минимальное значения входного напряжения, определяющие масштаб измерения преобразователя 5 напряжения в цифровой код;Ьо - величина отклонения напряжения, зависящая от чувствительности преобразователя 5 и равная величине его младшего разряда (взято из соображений, что значение случайной составляющей погрешности преобразователя 5 и компараторов не превышает половину младшего разряда преобразователя 5). Если значение входного сигнала не превышает масштаб преобразователя 5, то на выходе элемента ИЛИ 25 устанавливается значение логического нуля, а аналоговый коммутатор 4 подтверждает поступление сигналов с выхода фиксатора 2 уровня и с первого вывода резистора 1 без изменения, т,е. с единичным коэффициентом передачи,При отклонении входного сигнала от масштаба (Овах+ Л о; Опп - Ьо появляется уровень логической единицы на выходе одного из компараторов 23 или 24, контролирующих уровень сигнала с выхода второго аналогового коммутатора 29, что заставляет первый аналоговый коммутатор 4 переключиться и изменить коэффициент передачи того канала (напряжения или тока), где возникло отклонение, взяв сигнал либо с выхода делителя 27 напряжения, либо с точки соединения резисторов 1 и 28 Разрядность кодов на выходе преобразователя 5 напряжения в код в обоих случаях будет разная, т,е, величине его младшего разряда, когда входной сигнал находится в пределах масштаба и вне его, будет соответствовать разная величина напряжения,Рассмотрим случай четырехкратного превышения масштаба преобразователя 5, тогда коэффициент передачи делителя 27 напряжения и делителя на резисторах 1, 28, п = 4, что соответствует двум двоичным разрядам (3=2).В этом случае работа мультиплексора 26 организовывается таким образом, что, когда на выходе элемента ИЛИ 25 находится уровень нуля (входной сигнал не превышает масштаб Отак+ Ло; Овь - Ьо), то навыходе мультиплексора 26 устанавливается . ВОЙ, (20 а)где 1 - код знака, й - код с выхода преобразователя 5, Когда на выходе элемента ИЛИ 25 присутствует уровень единицы (входной сигнал превышает масштаб Оеах+ о; От и - о), то на выходе мультиплексора 26 устанавливаМОО, (206) Таким образом, например, в случае применения преобразователя 5 типа К 1107 ПВ 2 имеем на выходе мультиплексора 26 10-разрядную шину. После дальнейших вычислений по алгоритму нахождения значения активной мощности лишние разряды можно убрать путем простого сокращения разрядности кода результата.Суммарное среднеквадратическое значение о случайных составляющих погрешностей предлагаемого устройства определяется выражением 55 (01 Ь)1 + 1 "Ьо 1 )с)1 =)Я Лт,1=.1355 с учетом того, что при изменении масштабаизмерения преобразователя 5 его значенияабсолютных случайных погрешностей .ф. 611и + Лц 1 не именяются, причем 011 и 1 -математические ожидания ш 1 и 11.Сравнивая выражения (10) и (21), принимая при этом, что -- = Л 21 = Л 1 иЛ 1 ггЛ ц 22- = Л ц 21 = Л ц 1, а также, что площади2отрезков входного сигнала при выдаче кодов мгновенных значений ш 1 и 111 преобразователями 5 и 25 (в случае прототипа)П П 1равны, т.е, В 1 Л 21 =Йг Л 1221 =1 12 =1п П 1и 11 А 21 =2 6122, получим2 2 222 =1ь" - 2 2Кроме того, исходя из принципа работыпредлагаемого устройства видно, что в данном случае отсутствует составляющая погрешности зэ счет различия аддитивныхсистематических погрешностей преобразователей 5 и 25, характерная для прототипа,Таким образом, предлагаемый преобразователь активной мощности в код обладаетне менее чем в 2 раза более высокой точностью преобразования сигналов промышленной электросети по сравнению сп рототипом,Формула изобретения Преобразователь активной мощности в цифровой код, содержащий. первый калиброванный резистор, фиксатор уровня, источник опорного напряжения, первый и второй аналоговые коммутаторы, преобразователь напряжения в код, шесть регистров, сумматор, умножитель, первый и второй постоянные запоминающие блоки, формирователь импульсов, генератор опорной частоты, первый и второй счетчики, элемент задержки, элемент И, формирователь управляющих сигналов, мультиплексор и делитель напряжения, причем вход фиксатора уровня соединен с входной шиной напряжения, первый вывод первого калиброванного резистора соединен с входной шиной тока, входом формирователя импульсов и первыми входами аналоговых коммутаторов, выход первого аналогового коммутатора подключен к информационному входу преобразователя напряжения в код, первый выход источника опорного напряжения подключен к второму входу первого аналогового коммутатора, выход фиксатора уровня соединен с третьим вхо,г 5 10 15 20 25 30 35 ао 45 50 дом первого и вторым входом второго аналоговых коммутаторов, выход мультиплексора подключен к входу первого регистра, первый выход первого регистра через элемент И подключен к входам выбора режима и переноса первого канала сумматора, а вторые выходы - к вторым входам первого канала сумматора, первый вход первого канала сумматора соединен с "земляной" шиной, а выходы - с входами третьего регистра, выходы старших разрядов сумматора соединены также с входами второго регистра и входами второго канала умножителя, подключенными также к выходам четвертого регистра, входы первого канала умножителя соединены с выходами второго регистра и постоянных запоминающих блоков, а выходы - с входами четвертого, пятого регистров и входами третьего канала сумматора, входы второго канала которого подключены к выходам третьего регистра, выход генератора опорной частоты соединен с входом синхронизации формирователя импульсов, входом записи первого регистра и входом первого счетчика, выходы разрядов которого подключены к входам шестого регистра, э вход сброса в "нуль" - к входу второго счетчика и через элемент задержки к входу записи шестого регистра и выходу формирователя импульсов, входы первого и второго постоянных запоминающих блоков подключены соответственно к выходам пятого и шестого регистров, первый вход формирователя управляющих сигналов соединен с выходом генератора опорной частоты, выходы первого и второго счетчиков подключены к первой и второй группам входов формирователя управляющих сигналов, выходня шина управления которого подключена к входу управления первого аналогового коммутатора, входу управления второго аналогового коммутатора, входу управления фиксатора уровня, тактовому входу преобразователя напряжения в код, первому входу элемента И, входам записи второго, третьего, четвертого, пятого регистров и умножителя, входам резрешения считывания второго и четвертого регистров, входам управления сумматора и постоянных запоминающих блоков, входам сброса третьего и пятого регистров, входам выбора каналов сумматора, а также входам управления регистром произведения умножителя, о т л и ч а ю щ и й с я тем, что, с целью повышения точности преобразования устройства, в него введены первый и второй компараторы, элемент ИЛИ и второй калиброванный резистор, причем первые входы компараторов соединены с выходом второго аналогового коммутатора, а их вторые