Преобразователь перемещения в код

%48овательс м институт авССР84.ССР етельство3 М 1/24, 1 етельствоЗМ 1/26,1ЯТЕЛЪ ПЕР МЕЩЕНИЯ бласти иэм ть использ ялинейных тов следящ одвижных ч 2.игр ггпу) (Ьп РДп ГОСУДАРСТВЕННОЕ ПАТЕНТНВЕДОМСТВО СССР(57) Изобретение относится к о рительной техники и мажет бь вано для цифрового измерени угловых перемещений элемен го привода, деталей станков, и стей приборов и т.п, Целью изобретения является уменьшение габаритов преобразователя, Поставленная цель достигается тем, что в преобразователь перемещения в код, содержащий кодирующий элемент 1, расположенные вдоль него гтг считывающих элементов 2, преобразователи 3 кодов считывающих элементов, выполненные на логических элементах ИСКЛЮЧАЮЩЕЕ ИЛИ 4, блок 7 коррекции кодов, выполненный на логических элементах И-НЕ, выходной сумматор 9 с гп входами, дополнительно введены (п) сумматоров 5 и (гп) регистров в констант. Введение дополнительных элементов и соответствующих связей позволяет уменьшить габариты преобразователя за счет более компактной установки считывающих элементов 2, 3 ил 1 табл.Изобретение относится к области измерительной техники и может быть использовано для цифрового измерения линейных и угловых перемещений элементов следящего привода деталей станков, подвижных частей приборов и т.п.Известны применяемые для этой цели преобразователй ттеремещение-код, содержащйе кодовую- шкалу, расположенные вдоль нее считывающие элементы и преобразователь кода считцвающих элементов в двоичный арифметический, Недостатком таких преобразователей перемещения в код является возможность появления сбоев выходного кода при погрешностях расположения считывающих элементов, не превышающих величины кванта преобразования.Этот недостаток устранен в преобразователе перемещения в код, содержащем кодирующий элемент с периедом с, в групп по Ксчитывающих элементов, в преобразователей кодов -го, (+в)-го, (+(К)в)-го считывающих элементов, блок коррекции этих кодов и выходной сумматор с в входами. Указанный преобразователь наиболее близок к предлагаемому. Его недостаток - большие габариты преобразователя вследствие того, что считывающие элементы в известном преобразователе перемещения в код должны быть расположены вдоль кодирующего элемента с шагом б ( и + - ), где и - целое число, что су 12 квщественно ограничивает возможность выбора оптимальных размеров преобразователя. Например, при ко=8, шаг расположения считывающих элементов должен выбираться из следующих допустимых значений; 0,06250; 1,0625 б; 2,0625 с. Те же значения, выраженные в квантах преобразования 1; 17; 33Целью предлагаемого изобретения является уменьшение габаритов преобразователя,Поставленная цель достигается тем, что в преобразователь перемещения в код, содержащий равномерно квантованный кодирующий элемент с периодом с, в преобразователей кодов, в групп по К считывающих элементов, где К - число кратное двум, выходы -го, (+в)-го, (+2 в)-го, +(К)в)-го считывающих элементов соединены с входами -го преобразователя кодов, выходной сумматор на в слагаемых, выходы которого являются выходами преобразователя, выходы в-го преобразователя кодов соединены со входами младших разрядов в-го слагаемого вь 1 ходного сумматора, а выходы двух старших разрядов в-го преобразователя кодов соединены с п 1-й группой входов блока коррекции, -й выход которого соединен со входом старшего разряда -го слагаемого выходного сумматора, в неговведены (п 1-1) сумматоров и (в) регистров5 констант, а считывающие элементы расположены с шагом (1 + 2 п ), где и -г2 кп 1целое число, выходы каждого из преобразователей кодов кроме в-го соединены со вхо 10 дами первого слагаемого одноименныхсумматоров, входы второго слагаемого которых подключены к выходам одноименныхрегистров констант, выходы какдого из сумматоров соединены со входами младших15 разрядов одноименного слагаемого выходного сумматора, выходи двух старших разрядов каждого из сумматоров соединены содноименной группой входов блока коррекции кодов.20 Все признаки, указанные в отличительной части формулы изобретения, каждый вотдельности, известны и проявляют присущие им свойства, Однако, совокупность введенныхпризнаков обеспечивает получение25 сверхсуммарного положительного эффекта,заключающегося в уменьшении габаритовпреобразователя за счет существенногоувеличения количества допустимых значений шага расположения считывающих эле 30 ментов вдоль кодирующего элемента, чтопозволяет оптимально компоновать преобразовател ь. В ведение до пол нител ьнцх сумматоров и регистров, в которые записаныконстанты, подсчитанные по выражению,35 приведенному в описании изобретения, изменяют слагаемые, поступающие на выходной сумматор таким образом, чтофункционирование предлагаемого преобразователя, в отличие от известного стано 40 вится возможным при многих значенияхшага расположения считывающих элементов, При вк=8, как уже говорилось выше, визвестном преобразователе необходиморасполагать считывающие элементы с ша 45 гом 1; 17; , и т.д, квантов преобразования,а в предлагаемом - 1; 3; 5; 7; 9; 11; 13; 15;17;ит.д,Сущность изобретения поясняется чертежами, где на фиг,1 представлена блок схе 50 ма предлагаемого преобразователя вобщем случае, на фиг.2 блок-схема при вК=8, на фиг.3-допустимые варианты расположения считывающих элементов вдоль кодирующего элемента при в К=8 (а, и - для55 известного преобразователя перемещенияв код; а, б, в, г, д, е, ж, з, и - для предлагаемого)Предлагаемый преобразователь перемещения в код содержит кодирующий эле.мент 1, расположенные вдоль н1785070 предлагаемого преобразователя.Работает предлагаемый преобразователь следующим образом. При перемеще , нии кодирующего элемента 1 относительно считывающих элементов 2 последние оказываются попеременно то против активных участков кодирующего элемента, то против пассивных. Соответственно, на выходах 45 считывающих элементов 2 появляются сигналы высокого или низкого уровня, образув этом выра о модулю 2 К; т, что беретс скобках,р регистра 6. .етическим ко 5 и преобра ЭТИХ КОДОВ ВЬ емента И-НЕ Третье слагаемое результат С берутся и ные скобки означаю часть от выражения в 1=1,2 в- номе К двоичным эрифм Вь,ходах сумматоров 3-в блок 7 коррекции ный на логических элжении Вадрэ я цела дам нэзователяПОЛНЕН, в соот считывающие элементы 2-1, 2-2,2-4 в, преобразователи 3-1,3-в кодов считывающих элементов, выполненные на логических элементах ИСКЛЮЧАЮЩЕЕ ИЛИ 4, трехразрядные сумматоры 5-1, 5-25-(в), регистры 6-1, 6-26-(в) констант, блок 7 коррекции кодов, выполненный на логических элементах И-Н Е 8, выходной сумматор 9 с гп входами.Выходы 2-1-го, 2-(1+в)-го, 2-(1+2 в)-го и 2-(1+Згп)-го считывающих элементов связаны с входами преобразователя 3-1 кодов считывающих элементов в трехразрядный двоичный арифметический код, выходы 2-2- го, 2-(2+го)-го, 2-(2+2 в)-го и 2-(2+Зв)-го считывающих элементов - с входами преобразователя 3-2; выходы 2-(в)-го, 2- (2 в)-го, 2-(Згп)-го и 2-(4 гп)-го считывающих элементов - с входами преобразователя 3-(в); выходы 2-в-го, 2- 2 в-го, 2-Зв-го и 2-4 гп-го считывающих элементов - с входами преобразователя З-гп, Выходы преобразователей 3-1-3-(в) связаны соответственно, с входами трехрэзрядных Сумматоров 5-1-5-(в), выходы которых связаны с входэми с 1-го по в-го сумматора 9, а выход преобразователя 3-гп связан непосредственно с в-м входом сумматора 9. С другими входами трехрэзрядных сумматоров соединены, соответственно, выходы трехразрядных регистров 6-1-6-(в) констант, Двэ старшие разряда трехразрядных выходов сумматоров 5 и преобразователя 3-п 1 связаны с входами блока коррекции 7, Выходы блока 7 коррекции соединены с входами сумматора 9. Выход сумматора 9 является выходом ющие К.в-разрядный код считывающих элементов. Из этого кода формируются в групп по К разрядов таким образом, что в каждой группе Оказываются сигналы -го, (+в)-го, (3+2 в)-го, 1+(К) в-го считывающих элементов ("1,2,3 в), Полученные таким образом К-разрядные коды, каждый из которых при перемещении считывающих элементов 2 вдоль кодирующего элемента 1 на величину его периода образует 2 К неповторяющихся комбинаций, подаются на входы в преобразователей 3 кода считывающих элементов в двоичный арифметический код. 5 10 15 20 25 30 35 В известном преобразователе перемещения в код двоичные арифметические коды с выходов преобразователей 3 непосредственно подаются на входы сумматора 9. Правильное, без сбоев нарастание кодов на выходе сумматора 9 (т,е, на выходе известного преобразователя перег 1 т:щения в код) происходит только в том случае, если в начальном положении кодирующего элемента 1 относительно считывающих элементов 2 все арифметические коды на входах сумматора 9 равны нулю. Именно по этой причине в известном преобразователе, считывающие элементы 2 должны располагаться при К в=8 с шагом 1 или 17 или 33 .ифЪ.д. квантов образования, что является его недостатком, При других значениях шага расположения считывающих элементов, в начальном положении кодирующего элемента нулю равен только код на выходе преобразователя З-в, на выходе остальных преобразователей коды смещены на некоторую величину, зависящую от номера преобразователя, шага расположения считывающих элементов и их количества, В этом случае правильность нарастания кода на выходе сумматора 9 нарушается. В предлагаемом преобразователе перемещения в код для компенсации упомянутого смещения коды с выходов всех преобразователей 3, кроме З-в-го, а именно преобразователей 3-1, 3-2,3-(в), подаются на один иэ входов трехрэзрядных сумматоров 5-1-5-(в), На другой вход трехразрядных сумматоров с выхода регистров 6 констант подаются постоянные коды - такие, что в сумме с кодами преобразователей 3 они в начальном положении кодирующего элемента дают на выходах сумматоров нуль. Благодаря этому правильное, без сбоев нарастание кода на выхбде сумматбра 9 (выходного кода преобразователя перемещение-код) обеспечивается при шаге расположения считывающих элементов, равном любому нечетному целому числу квантов преобразования, Значения констант С;, хранящихся в регистрах 6, определяются по выражению:ветствии с логикой работы этих элементов. в необходимых случаях добавляет дополнительный старший разряд, аналогично тому, как это происходит в известном преобразователе.В таблице приведены коды на входах и выходах основных узлов предлагаемого преобразователя для случая, когда в=2, К=п=4 при перемещении считывающих элементов 2-1-2-8 вдоль кодирующего элемента 1 вверх по фиг.2, В соответствии с формулой изобретения. в этом случае в состав преобразователя перемещения в код входит один регистр констант, в которых должно быть записано число1+гк - ( -)"1+2 4 - ( - 1) = 4 ю = 1002(Индекс указывает на основание системы счисления). Из таблицы следует, что благодаря суммИрованию выходного кода преобразователя 3-1 с константой, записанной в регистр 6, на вход сумматора 9 подаются слагаемые, сумма которых, с учетом коррекции блоком 7, представляет собой правильно нарастающий четырехразрядный двоичный арифметический код. Если бы на вход сумматора 9 непосредственно подавался код с выхода преобразователя 3-1, как в известном преобразователе, сумма на его выходе (и; следовательно, на выходе известного преобразователя перемещения в код) изменялась бы неправильно, со сбоя- ми,Предпочтительное значение количества К считывающих элементов в каждой из в групп равно четырем, т,к, при этом достигается максимальная величина допуска на расположение считывающих элементов.Таким образом, по сравнению с прототипом, предлагаемый преобразователь работает при значительно большем количестве допустимых значений шага считывающих элементов: если в известном преобразователе шаг расположения считывающих элементов в рассмотренномст примере должен составлять 1, 17, 33 и т.д,квантов преобразования, то.в предлагаемом он может быть равен любому нечетномучислу, Это особенно важно для преобразо 5 вателей с большим количеством считывающих элементов, например, основанных наприменении интегральных линеек фотопри-.емников, приборов с зарядовой связью и др.Конструкция предлагаемого преобразова 10 теля, в частности при использовании интегральных линеек фотоприемников, можетбыть при этом получена оптимальной, а егогабариты - минимальными.Формула изобретения15 Преобразователь перемещения в код,содержащий равномерно квантованный кодирующий элемент с периодом б, щ преобразователей кодов, в групп по Ксчитывающих элементов, где К - число крат 20 ное двум, выходы 1-го (1+гп)-го, (1+2 в)-го 1+(К 1)в-го считывающих элементов соединеныс входами 1-го преобразователя кодов, выходной сумматор на п слагаемых, выходыкоторого являются выходами преобразова 23 теля, выходы в-го преобразователя кодовсрединены с входами младших разрядов аго слагаемого выходного сумматора, а выходы двух старших разрядов т-гопреобразователя кодов соединены с в-й30 группой входов блока коррекции,1-й выходкоторого соединен с входом старшего разряда 1-го слагаемого выходного сумматора,о т л и ч а ю щ и й с я тем, что, с цельюуменьшения габаритов преобразователя, а35 него введены (т) сумматоров и (т) региров констант, а считывающие элементыс 1расположены с шагом (1 + 2 п ) 2, где2 Кви - целое число, выходы каждого из преоб 40 разовэтелей кодов, кроме е-го, соединеныс входами первого слагаемого одноименныхсумматоров, входы второго слагаемого которых подключены к выходам одноименныхрегистров констант, выходы каждого из сумма 45 торов соединены с входами младших разрядоводноименного слагаемого выходного сумматора, выходы двух старших разрядов каждого изсумматоров соединены с одноименной группой входов блока коррекции кодов,Ко на вхо е ментов Код на вх сумматор Код на выходе сумматора9 п/и 2-8 2.2 оооо оооо ооо 100 о ю и 1 Ю и и 1000 1000 100 100 О 1 О юю 1 ОИ юц 001 О 1 О 0 Ю ои оц 00 00 ою О 1 О оц О 1 4 5 1 1 о о ООИ О 1 ОО ою оио Оц 1000 о 9 о и 12 1 1 1 100 О ю ио ио о ю ИО оо оио оио ои ои 1 ОЮ оц ИОО ио ию ии 1 1оюО 1ои Ио ио И 1 И 1 1 1 15 10 ОО юоо И 1 Код считываю их эле 178507 О иц ию цо иоо 1 юо 1000 юоо 0000 оооо ООО Ооо аоц ооц ои О 1 И ци ООИ оои оц ои ии ии И 10 ию иооКо на выхо е ооо 1001 юо юо О 1 О 1 оц ОЦ ИОО цоо ио ЦО оио оио 0 ОИ 1 1000".оставитель А.Уманс Техред М,Моргентал р А,Мот о дактор Госу 1 роиводств ательский комбинат "Патент", г, Ужгород, ул.Гагарина,аз 437 БНИИ Тираж твенного коми 113035, МоскПодписноепо изобретениям и открытиям при ГКНТ СС