Устройство для контроля исправляющей способности приемников дискретных сигналов

(21) 4 26940 7/ 24-09 (22) 26.06.87 (46) 07,08.89. Бюл (72) В,Д. Волынец, А.А. Кудрявцев, Г. В.Н. Опритов и Я.И (53) 621.391.832.4 (56) Авторское сви Нф 117739, кл. Н 04 Ю.Н. Зайцев,Миронов,Соколов(088. 8)етельство СССР1, 11/08, 1984. КОНТРОЛЯ ИСПРАВ РИЕМНИКОВ ДИСК(5 РЕТН (57) вяз ж 2 чаравлформилов,лени ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТНРЫТИЯМПРИ ГКНТ СССР ТОРСКОМУ СВИДЕТЕЛЬСТВУ УСТРОЙСТВО ДЛЯЙ СПОСОБНОСТИ ПХ СИГНАЛОВИзобретение относится к электрон, Цель изобретения - уменьшение ни контроля. Устройство содерзадающий генератор 1, делитель стоты, блок 3 формирования упяющего сигнала, блок 4 искажений, рователь 5 испытательных сигнаформирователь 6 сигналов дробй, блок 7 ввода дроблений, коммутатор 8, общую шину 9, приемопередатчик 10, дешифратор 11 адресов,регистр 12 управления, формирователь 13 управляющего сигнала, регистр14 состояния, блок 15 формированиясинхросигналов и блок 16 состояния.Формирователь 13 работает в двух режимах, В режиме "Вывод" устройствопринимает информацию, управляющееслово или испытательную информациюот формирователя 13В режиме "Ввод"из устройства выдается информация осостоянии испытательной информации вформирователь 13. При этом управляющее слово определяет скорость приема-передачи, величину краевых искажений, вид искажений, величину иместоположение искажений типа "дроблений" и номер контролируемого приемника, Цель достигается путем обеспечения автоматизации процесса контроля. 1 ил,Изобретение относится к электросвязи и может быть использовано дляпроверки исправляющей способностиприемников дискретных сигналов. .5Цель изобретения - уменьшениевремени контроля путем автоматизации процесса контроля.На чертеже представлена структурная электрическая схема устройства. 1 ОУстройство для контроля исправляющей способности приемников ди 1 кретных сигналов содержит задающий генератор 1, делитель 2 частоты, блок 3формирования управляющего сигнала, 15блок 4 искажений, формирователь 5испытательных сигналов, формирователь 6 сигналов дроблений, блок 7ввода дроблений, коммутатор 8, общаяшина 9, приемопередатчик 10, дешифратор 11 адресов, регистр 12 управления, формирователь 13 управляющегосигнала, регистр 14 состояния, блок15 формирования синхросигналов, блок16 состояния. На чертеже показанытакже контролируемые приемники 17дискретных сигналов,Устройство работает следующим об"разом.В исходном состоянии при включении питания по сигналу "Сброс" с приемопередатчика 10 производится начальная установка устройства, По этому сигналу производится обнулениеФормирователя 5, регистров 12 и 14, 35блоков 15 и 16. Через блок 15 производится начальная установка делителя 2 частоты, блоков 3 и 4, Формирователя б и коммутатора 8, В исходномсостоянии контролируемые приемники 4017 с помощью коммутатора 8 отключеныот устройства и подключены к соответствующим линиям связи,Одновременно с включением питанияимпульсы с задающего генератора 1поступают на первый вход делителя 2частоты, где формируется сетка опорных частот. На управляющем входе делителя 2 частоты в это время установлен нулевой код режима устройства,при котором импульсы не поступают навход блока 3 формирования управляющего сигнала. При подаче на управляющий вход делителя 2 частоты необходимого пода режима устройства импуль; 55сы заданной частоты поступают на первый вход блока 3 Формирования управляющего сигнала, где происходит формирование импульсов основной частоты Т 1 и импульсов управляющей частотысдвига 12, которые и определяют величину краевых искажений импульсовинформации, Импульсы Т 1 с второговыхода блока 3 формирования управляющего сигнала поступают соответственно на первый вход формирователя 5 испытательных сигналов, третий входблока 15 формирования синхросигналови третий вход регистра 14 состояния.Импульсы Т 1 обеспечивают вывод испытательной информации с выхода формирователя 5 испытательных сигналов навторой вход блока 4, где испытательная информация подвергается краевымискажениям. С выхода блока 4 испытательная информация, подвергнутая краевым искажениям, поступает на первыйвход блока 7 ввода дроблений, навторой вход которого поступают сигналы дроблений с формирователя 6 сигналов дроблений.С выхода блока 7 ввода дробленийискаженная информация поступает накоммутатор 8, который передает ее навход контролируемых приемников 17 всоответствии с кодом на управляющемвходе коммутатора 8,Установка необходимого режима устройства обеспечивается Формирователем 13, в качестве которого можетбыть использована ЭВМ (Электроника60 М или Электроника 81 Б). Код режима устройства выводится из памятиФормирователя 13 в виде управляющегослова, которое запоминается регистром 12.Управляющее слово (код режима устройства) определяет скорость приема передачи, величину краевых искажений,вид искажений, величину и местоположение искажений типа дроблений, номер и контролируемого приемника,Дешифратор 11 адресов обеспечивает дешифрацию двух адресов: первого -при обращении формирователя 13 к регистру 12 в цикле "Вывод" и регистру14 состояния в цикле "Ввод", второго - при обращении Формирователя 13к формирователю 5 испытательной информации в цикле "Вывод",Формирователь 13 работает в двухрежимах: "Вывод", когда устройствоцринимает информацию, управляющееслово или испытательную информацию(от Формирователя 13),и "Ввод",когда иэ устройства выдается инфор 149 Э 518мация о состоянии испытательной информации в формирователь 13.В режиме "Вывод" Формирователь 13обращается к приемопередатчику 10,выставляя адрес и сигнал управления,которые поступают соответственно наинформационный вход и управляющийвход дешифратора 11,Дешифратор 11,распознав свой адрес, при наличии 10сигнала "Вывод" на управляющем входедешифратора 11 устанавливает сигнал"Вывод" на первый вход регистра 12управления, при этом формировагель13 заканчивает адресную часть цикла"Вывод". Во второй (информационной)части цикла "Вывод" формирователь 13устанавливает информацию (управляющее слово - код режима устройства),которая через приемопередатчик 10 20поступает соответственно на информационные входы регистра 12 управления, формирователя 5 испытательныхсигналов и информационные выходы регистра 14. 25По сигналу "Вывод" информация,установленная на информационном входе регистра 12, записывается в негои поступает с его выхода на управляющие входы делителя 2 частоты, блоков 3 и 4, формирователя 6, коммутатора 8 и блока 15. Через некотороевремя после установки слова информации по сигналу "Вывод" от Формирователя 13 дешифратор 11 формирует уп 35равляющий сигнал и передает его через приемопередатчик 10 в формиро -ватель 13 сигнал о завершении приемаслова информации в регистр 12. Получив сигнал, формирователь 13 снимаетсигнал "Вывод", что обеспечиваетокончание передачи информации - кодарежима устройства.При этом дешифратор 11, распознаввторой свой адрес формирует сигнал 45"Вывод два", по которому вид сигналаиспытательной информации, установленной на информационном входе формирователя 5,на входе регистра 12 и выходе регистра 14 записывается в формирователь 5,50В режиме "Ввод" формирователь 13в первой части цикла осуществляетпередачи первого адреса устройстваВо второй части формирует сигнал"Ввод, которые через приемопередатчик 10 и дешифратор 11 поступает навход регистра 14, По этому сигналурегистр: 14 данные о своем состоянии через приемопередатчик 10 записываетв формирователь 13.При прохождении испытательной информации через устройство блок 15по первому заднему фронту импульсаинформации формирует синхросигнал,по которому устанавливается режимустройства,Формула изобретенияУстройство для контроля исправляющей способности приемников дискретных сигналов, содержащее коммутатор, формирователь испытательных сигналов, формирователь сигналов дроблений и последовательно соединенные задающий генератор, делитель частоты, блок формирования управляющего сигнала, блок искажений и блок ввода дроблений, другой вход которого через формирователь сигналов дроблений соединен с выходом делителя частоты, а выход формирователя испытательных сигналов подключен к второму входу блока искажений, о т л и ч а ю щ е е - с я тем, .что, с целью уменьшения времени контроля путем автоматизации процесса контроля, введены блок формирования синхросигналов, регистр управления, выход которого подключен к второму входу делителя частоты, к второму входу блока формирования управляющего сигнала, к третьему входу блока искажений, к второму входу формирователя сигналов дроблений, к первому входу коммутатора и к первому входу блока Формирования синхросигналов, выход которого подключен к третьим входам делителя частоты, блока формирования управляющего сигнала, формирователя сигналов дроблений, к четвертому входу блока искажений и к второму входу коммутатора, третьи входы которого являются входами устройства, первыми выходами которого являются выходы коммутатора, формирователь управляющего сигнала и последовательно соединенные блок состояния, регистр состояния, дешифратор адресов и приемогередатчик, первый выход которого, являющийся одновременно и вторым входом, соединен с входом формирователя управляющего сигнала и является его выходом, вторым входом и одновременно вторым выходом устройства, выход регистра состояния подключен к первым входам формирователя испытательных сигналов,1499518 Составитель В. КамалягинТехред .Ходанич Корр ектор Н . Король Редактор И. Шулла Заказ 4709/56 Заказ 626 ПодписноеВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР 113035, Москва, Ж, Раушская наб д. 4/5 Производственно-издательский комбинат "Патент", г.ужгород, ул. Гагарина,101 регистра управления и к третьему входу приемопередатчика, второй выходкоторого подключен к вторым .входамрегистра управления, формирователяиспытательных сигналов, регистра состояния, блока формирования синхросигналов и к первому входу блока состояния, второй вход которого соединен с выходом блока ввода дробленийи с четвертым входом коммутатора,второй выход подключен к третьемувходу блока формирования синхросигналов, четвертый вход которого соединен с третьим входом регистра состояния и с первым выходом блока формирования управляющего сигнала, второй выход которого подключен к четвертому входу регистра состояния, кпятому входу блока формирования синхросигналов и к третьему входу формирователя испытательных сигналов,четвертый вход которого соединен свторым выходом дешифратора адресов,третий выход которого подключен ктретьему входу регистра управления,четвертый выход - к пятому входурегистра состояния, а второй, третийи четвертый входы соединены соответственно с третьим, четвертым и пятымвыходами приемопередатчика.