Мажоритарный элемент

(57) Изобреимпульсной поорой мажо соответтьим1 то итар- стро 1 соргу- вхосо иротый выи ческии рГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТНРЫТИЯМПРИ ПНТ СССР К АВТОРСКОМУ СВИДЕТЕЛ.О., Диденко В.И, и др. онные устройства програм-, ического управления. - М.: ние, 1979, с, 41, рис.21 а. е свидетельство СССР кл, Н 03 К 19/23, Обв 05.87 АРНЫ 11 ЭЛЕМЕНТтение относится к области техники и дискретной ав- б Изобретение относится к автомати- . ке и вычислительной технике и может быть использовано для построения различных устройств переработки ди кретной информации,Целью изобретения является расширение Функциональных возможностей за счет реализации пороговой функции "5 и более из 9".На фиг, 1 представлена структурная схема мажоритарного элемента; на фиг. 2 - структурная схема порогового элемента "3 или более из 4"; на фиг. 3 - структурная схема порогового элемента "2 или более из 4".Мажоритарный элемент содержит пер 1 и второй 2 коммутаторы, логиэлемент И 3, инвертор 4, пероматики и может быть использовано для построения устроиств переработкидискретной информации, Цель изобретения - расширение функциональныхвозможностей за счет реализации пороговой функции "5 и более из 9". Расширение функциональных воэможностейобеспечивается использованием 16-канальных коммутаторов, выходы которыхсоединены с входами элемента И, авходы скоммутированы с выходами четырехвходовых элементов И, ИЛИ и двухпороговых элементов "3 или более из4" и 2" или более из 4", входы которыхобъединены. На входы указанных элементов и адресные входы коммутаторовподаются управляющие и информационные входыне сигналы, 2,3.п.ф-лы,3 ил., 1 табл,вый 5 и второй 6 элементы ИЛИроговый элемент 7, первый 8, в9 и третий 10 входы аргументоритарного элемента соединеныственно с первым, вторым и традресными входами коммутаторои 2, выходы которых соединеныдами которых соединены.с входпервого элемента ИЛИ 5, выходрого является выходом 11 мажорного элемента, инверсный входбирования первого коммутатораединен с входом 12 четвертогомента мажоритарного элемента идом инвертора 4, выход которогединен с инверсным входом стрования второго коммутатора 2, п13, шестой 14 и седьмой 15 вхо1499487 3гумента мажоритарного элемента соединены с первыми, вторыми и третьими входами элемента И 3, пороговогоэлемента 7 и второго элемента ИЛИ 6,первый информационный вход первогокоммутатора 1 соединен с шиной 16нулевого логического. сигнала, выходэлемента И 3 соединен с вторымтретьим и пятым информационными входами первого коммутатора 1 и первыминформационным входом второго коммутатора 2, выход порогового элемента7 соединен с четвертым, шестым иседьмым информационными входами первого коммутатора 1 и вторым, третьими пятым информационными входами второго коммутатора 2, пороговый элемент 7 выполнен реализующим функцию"З.или более из 4", а дополнительныйпороговый элемент 17 реализует Функцию "2 или более из 4", первый,второй и третий входы этого элементасоединены соответственно с первым,вторым и третьим входами пороговогоэлемента 7, четвертый вход которогоявляется восьмым входом 18 аргумента мажоритарного элемента и соединенс четвертыми входами элемента И 3,второго элемента ИЛИ 6 и дополнительного порогового элемента 17, выход элемента И 3 соединен также сдевятым информационным входом первого коммутатора 1, выход пороговогоэлемента 7 соединен с десятым, одиннадцатым и тринадцатым информационными входами первого коммутатора 1и девятым информационным входом второго коммутатора 2, выход дополнительного порогового элемента 17 соединен с восьмым, двенадцатым, четырнадатым и пятнадцатым информационными входами первого коммутатора1 и че"вертым, шестым, седьмым, десятым, одиннадцатым и тринадцатыминформационными входами второго коммутатора 2, а выход второго элемен, та ИЛИ 6 соединен с шестнадцатыминформационным входом первого коммутатора 1 и восьмым, двенадцатым,четырнадцатым и пятнадцатым информационными входами второго коммутатора 2, шестнадцатый информационныйи четвертый адресный входы которогосоединены соответственно с шиной 19единичного логического сигнала и девятым входом 20 аргумента мажоритарного элемента, который соединен счетвертым адресным входом первогокоммутатора 1,4Пороговый элемент "3 или болееиз 4" (фиг, 2) содержит мультиплексор 21 "1 из 8" с тремя адреснымивходами, соединенными с пятым 13,шестым 14 и седьмым 15 входами аргументов устройства, и выходом 22, Егопервый, второй, третий и пятый информационные входы соединены с шиной16 логического нуля устройства, четвертый, шестой и седьмой информационные входы - с восьмым входом 18 аргумента,.а восьмой информационный вход -с шиной 19 логической единицы.Пороговый элемент "2 или более 4""1 из 8 в с тремя адресными входами,соединенными с пятым 13, шестым 14"и седьмым 15 входами аргументов уст 20 ройства, и выходом 24. Его первыйинформационный вход соединен с шиной 16 логического нуля, второй,третий и пятый информационные входы - с восьмым входом 18 аргумента,25 а четвертый, шестой, седьмой и восьмой информационные входы - с шиной19 логической единицы.Мажоритарный элемент работаетследующим образом.30 Для реализации мажоритарной функции "5 или более из 9" к шинам 8-10,20, 12-15, 18 подаются входные переменные (аргументы) Х,-Х . При этомна выходе 11 мажоритарного элементареализуется логическая пороговаяФункция "5 или более из 9".Пороговый элемент "3 или более из4" работает следующим образом (фиг.2),При поступлении к шинам аргумен 40, тов переменных Х -Х он на выходе 22реализует логическую функциюЕг= ХХХ + ХХХ + Х Х 7 Х у +"3 или более из 4". Это подтверждается его таблицей истинности (таблица). Пороговый элемент "2 или более из50 4" работает следующим образом (Фиг.3).При поступлении к шинам аргументовпеременных Х -Х он на выходе 24 ре 5 Вализует логическую функциюГ= ХХ + ХХ 7 + ХХ + ХХ +55 + ХХ + ХХ,соответствующую пороговой функции"2 или более из 4". Об этом свидетельствует его таблица истинности99487 О О О О О О О. 1 О О О 1 О 1 1 О О О 1 О 1 1 1 1 1 1 1 1 1 О О О 1 1 О 1 1 О О О 1 1 О 1 1 О О О 1 1 О 1 1 О О О 1 1 О 1 1 1 О О2 О О 3 О О 4 О О 5 О 1 6 О 1 7 О 1 8 О 1 9 1 О 10 1 О 11 1 О 12 1 О 13 1 1 14 1 1 15 1 1 16 1 1 50 55 5 14При помощи предлагаемого устройства (фиг, 1) можно также реализовать мажоритарные функции "4 или более из 7", "3 или более из 5" и "2 или более из 3". Они обеспечиваются путем подачи соответственно к двум, четырем или шестым из шин 2-5, 7 и 16-19 констант "1" или "О" (постоянных единичных или нулевых потенциалов) взамен переменных Х (по соответ ствующим таблицам истинности).Таким образом, обеспечивается расширение его функциональных возможностей и расширение области его применения. Номер 13 14 15 18 Формула изобретения 1. Мажоритарный элемент, содержа- щий первый и второй коммутаторы, логический элемент И, инвертор, пер вый и второй элементы ИЛИ и пороговый элемент, первый, второй и третий входы аргументов мажоритарного элемента соединены соответственно с первым, вторым и третьим адресными входами коммутаторов, выходы которых соединены с входами первого элемента ИЛИ, выход которого является выходом мажоритарного элемента, инверсный вход стробирования первого коммутатора соединен с входом четвертого аргумента мажоритарного элемента и входом инвертора, выход которого соединен с инверсным входом стробирования второго коммутатора, пятый, шестой и седьмой входы аргумента мажоритарного элемента соединены с первыми,О 15 20 25 30 35 40 45 вторыми, и третьими входами элемента И, порогового элемента и второго элемента ИЛИ, первый информационный вход первого коммутатора соединен с шиной нулевого логического сигнала, выход элемента И соединен с вторым, третьим и пятым информационными входами первого коммутатора и первым информационным входом второго коммутатора, выход порогового элемента соединен с четвертым, шестым и седьмым информационными входами первого коммутатора и вторым, третьим и пятым информационными входами второго коммутатора, о т л и ч а ю щ и й с я тем, что, с целью расширения функциональных возможностей за счет реализации пороговой функции "5 и более из 9", первый и второй коммутаторы выполнены шестнадцатиканальными, пороговый элемент выполнен реализующим функцию "3 или более из 4" и дополнительно введен дополнительный лороговый элемент, реализующий функцию "2 или более из 4" первый, второй и третий входы которого соединены соответственно с первым, вторым и третьим входами порогового элемента, четвертый вход которого является восьмым входом аргумента мажоритарного элемента и соединен с четвертыми входами элемента И, второго элемента ИЛИ и дополнительного порогового элемента, выход элемента И соединен с девятым информационным входом первого коммутатора, выход порогового элемента соединен с десятым, одиннадцатым и тринадцатым информационнымиЪвходами первого коммутатора, и девятым информационными входом второго коммутатора, выход дополнительного порогового элемента соединен с восьмым, двенадцатым, четырнадцатым и пятнадцатым информационными входами первого коммутатора и четвертым, шестым, седьмым, десятым, одиннадцатым и тринадцатым информационными входами второго коммутатора, а выход второго элемента ИЛИ соединен с шестнадцатым информационным входом первого коммутатора и восьмым, двенадцатым,четырнадцатым и пятнадцатым информационными входами второго коммутатора,шестнадцатый информационный и четвертый адресный входы которого соединены соответственно с шиной единичногологического сигнала и девятым входомаргумента мажоритарного элемента,1499487 ОФб 14 ЙЯ 15(У жф б( о( Составитель О. Скворцовтор И, Шулла Техред И,Дидык Корректор И. Иакснмиши Подпнсн Закаэ 47 5 Тираж 884 ГКНТ ССС НИИПИ Го та по иэобретениЖ, Раушская открытиям д. 4/5рственного коми 113035, Иоск 1 роиэнодственно-издательский комбинат "Патент", г. Ужгород, ул, Гагарина который соединен с четвертым адресным входом первого коммутатора.2. Элемент по и, 1, о т л и ч аю щ и й с я тем, что пороговый эле 11 15 мент 3 или более иэ 4 выполнен на коммутаторе восемь каналов на один, адресные входы которого соединены соответственно с пятым, шестым и седьмым входами аргументов мажоритар ного элемента, первый, второй, третий и пятый информационные входы соединены с шиной логического нуля, четвертый, шестой и седьмой информационнье входы соединены с восьмым 15 входом аргумента мажоритарного элемента, а восьмой информационный вход соединен с шиной логической единицы. 3. Элемент по и. 2, о т л и ч аю щ и й с ятем, что пороговый элемент "2 или более иэ 4" выполнен на коммутаторе восемь каналов наодин, адресные входы которого соединены соответственно с пятым, шестыми седьмым входами аргумечтов мажоритарного элемента, первый информационный вход соединен с шиной логического нуля, второй, третий и пятыйинформационные входы соединены свосьмым входом аргумента мажоритарного элемента, а четвертый, шестой,седьмой и восьмой информационныевходы соединены с шиной логическойединицы,