Двухканальное устройство для сопряжения двух электронно вычислительных машин

блока 28 цри этом присутствует высокий потенциал "1".Дешифратор 18 дешифрцрует адрес ив случае принадлежности его адресному 5полю блока 2 подает сигнал на информационный вход триггера 19, которыйустанавливается в "1", Сигнал с выхода триггера 19 поступает на первыйвход элемента И-НЕ 21 канала 7 на 1 Овтором входе которого присутствуетвысокий потенциал "1" с выхода элемента И-НЕ 21 кацапа 8 и вызывает.ца его выходе появление сигнала "0.На выходе элемента НЕ 22 появляется 15разрешающий сигнал "ц, который поступает на вторые входы элементов И 9,10, 12 и 14.С некоторой задержкой (после установки адреса) ЭВМ 26 устанавливает 20на выходе 20 сигнал "0", который появится на выходе блока 28, стробируяпри этом регистр 17 и триггер 19 длязаписи в них информации,В момент появления переднего фронта положительного импульса помехи(фиг,2) отключается от выхода триггера 29 Имитта, так как к диоду 30 приложено обратное напряжение. Конденсатор 33 начинает заряжаться черезбольное входное сопротивление триггера 31 Имцтта, После окончания ложного импульса конденсатор 33 быстроразрядится через диод 30 и малое выходное сопротивление триггера 29Шмитта, Подбором емкости конденсатора 33 обеспечивается достижение напряжением на конденсаторе 33 уровняпереключения пцшь при поступлении 40полезного (более длительного) импульса, При этом амплитуда всплесков напряжений на кондецсаторе ниже, уровняпереключений, таким образом, ложныеимпульсы не проходят через триггер 4531,Бмитта. Выходной сигнал триггера31 Шмитта служит для сброса триггера 32,Спустя некоторое время после устанонки адреса первой ЭВМ 26 втоРая ЭВМ27 также начинает выполнять цикл "Вывод, т.е. помещает адрес на линии11 канала 8. Лешифрирование адресадешифратором 18,работа блока 28, установка триггера 19 в "1" и запись адреса в регистр 17 происходят так же,как и для кацапа 7, Однако разрешающий сигнал ц выходе элемента НЕ 22не появлнется, поскольку элемент И-НЕ 21 блокируется по второму входусигналом "0" с выхода элемента И-НЕкацапа 7, После установки ЭВМ 27 адреса на выходе 20 ЭВМ появляется сигнал цО , что приводит к аацоминаниюзаписанной информации в регистр 17 итриггер 19 канала 8,После адресной части ЭВМ 26, а снекоторой задержкой и ЭВМ 27 помещаютна линии 11 данные, которые необходимо запис.ать в блок 2 памяти, послечего на линии 16 устанавливается сигнал "Вывод". Так как на втором входеэлемента И 14 присутствует сигнал"1", то сигнал "Вывод" через элементИЛИ 6 поступает на управляющий вход"Запись" блока 2, При этом ца адресных и информационных входах блока 2присутствуют соответственно адрес свыхода элементов И 23 через элементыИ 1 И 4 и данные с выхода элементов И9 через элементы Ю 1 И 3, следовательно, происходит операция записи выданных ЭВЬ 26 данных по необходимомуадресу. Одновременно сигнал Выводс элемента И 14 через элемент ИП 13поступает на элемент 24 задержки, свыхода которого через заданное времяпоступает по входу 25 в ЭВМ 26, В результате сигнал "Вывод" устанавливается в О, снимаются данные с линии 11 и устанавливается высокийуровень на выходе 20. Одновременно сигнал "Вывод" на входе 16 канала 8 никаких действий не производит,так как он блокируется элементом И 14,на втором входе которого присутствуетсигнал "0" с выхода элемента НЕ 22.Как только на выходе 20 ЭВМ 26 установится сигнал "1", триггер 19 ирегистр 17 устанавливаются в "0", поскольку ца линии 11 информация отсутствует, На выходе элемента И 21 появ 1 цляется сигнал 1 , на выходе элементаНЕ 22 - "0", а на выходах элементаИ 21 и элемента НЕ 22 канала 8 - соответственно "О" и "1, Сигнал цВывод" с входа 16 через элемент ИЛИ 6поступает ца управляющий вход "Запись" блока 2, производя операцию записи, и через элемент ИЛИ 13 - на элемент 24 задержки. Завершение цикла,"Вывод" для ЭВМ 27 завершается аналогично, описанному для ЭВМ 26.Если во время операции "Запись"выполняющейся со стороны ЭВМ 27,ЭВМ 26 начинает выполнять цикл "Ввод"помещая адрес нз линию 11, то проис 1494009ходит запоминание адреса в регистре 17, установка в "1" триггера 19 и присутствие сигналя "1" на входе 15, Данное состояние сохраняется до момента установления триггера 19 канала 8 после окончания цикла "Вывод" в состояние 0, что приводит к разблокированию элемента И-НЕ 21 канала 7 и как следствие к появлению сиг О нала "1" на выходе элемента НЕ 22, Сигнал "Ввод" через элемент И 2 поступает на управляющий вход блока 2, производя считывание информации из блока 2 по заданному адресу, и через 15 элемент ИЛИ 13 и элемент 24 задержки - на вход 25, инициируя тем самым завершение цикла "Ввод" со стороны ЭВМ 26В случае одновременного обращения 20 ЗВМ 26 и 27 к устройству 1, те, одновременного помещения адреса на линии 1 происходит установление триггеров 19 в "1", запоминание адре - сов в регистрах 17 и присутствие сиг налов пВвод" или Выводи на одном из входов 5 и 16 соответственно каналов 7 и 8Так как элементы И-НЕ 21 с их вза. имными связями представляют собой 30 КБ-триггер, то одновременное поступление на их первые входы сигналов с триггеров 19 приводит к неопределенному (непредсказуемому) состоянию выходов элементов И-НЕ 21. Однако это состояние будет одним из двух: на выходе элемента И-НЕ 21 канала 7 присутствует сигнал "0", а на выходе элемента И-НЕ 21 канала 8п" (или наоборот), Таким образом,работа устройства 1 в дальнейшем происходит аналогично работе, описаннойдля режима последовательного обращения ЭВМ к устройству сопряжения. формула изобретенияДвухканальное устройство для со-, пряжения двух электронно-вычислительных машин по авт.св, В 1180906, о тл и ч а ю щ е е с я тем, что, с целью повышения помехозащищенности устройства при обмене информацией, в каждый канал устройства введен блок защиты от помех, состоящий из двух пороговых элементов, зарядного конден сятора, рязвязывяющего диода и триггера синхронизации, причем в каждом канале установочный вход триггера синхронизации соединен с входом устройства для подключения к тактовому выходу соответствующей электронно- вычислительной машины и входом первого порогового элемента, инверсный выход которого подключен к катоду рязвязывающего диода, анодом подключенного к входу второго порогового элемента и через зарядный конденсатор - к щпне нулевого потенциалаустройства и информационному входутриггера синхронизаций, синхровходкоторого соединен с инверсным выходомвторого порогового элемента, инверс;.,ный выход триггера синхронизации подключен к синхровходам триггера и регистра адреса того же канала,/45 Тираж 668 Подписное дарственного комитета по изобретениям и открытиям при ГКНТ С 113035, Москва, Ж, Раушская наб., д. 4/5