Приемник дискретной информации

У(ит + -) + Уи +Т4 Изобретение относится к технике электросвязи и может быть использовано в системах передачи и приема дискретной информации.Цель изобретения - повышение достоверности приема за счет ускорения вхождения в связь.На фиг,1 изображена структурная электрическая схема предлагаемого приемника; на фиг.2 - схема блока преобразования управляющего сигнала во временной сдвиг.Приемник содержит демодуляторы 1, фильтры 2 нижних частот) исполнитель ные блоки 3, блок 4 преобразования управляющего сигнала во временной сдвиг, первый и второй блоки 5 и 6 памяти, первый - шестой инверторы 7-12, первый - четвертый сумматоры накопители 13-16, первый и второй умножители 17 и 18 и сумматор 19.Блок 4 состоит из генератора 20 задающей частоты, элемента 21 запрета, элемента И 22, элемента ИЛИ 23, 25 делителя 24, фазового дискриминатора 25 и блока 26 переключения.Принятый сигнал поступает на входы демодуляторов 1 после автоматической регулировки по уровню с выходов демодуляторов 1. Синфазная и квадратурная составляющие демодулированного принятого сигнала по одинаковым цепям, содержащим .Фильтры 2 низкой частоты и исполнительные блоки 3, поступают в дискретные моменты вре 3 мени= 1/(2 Г 4), где Г - частота посылки информационных символов или основная тактовая частота, покаждому подканалу на блоки 5 памяти 40сигналов, в которых информация сдвигается через каждые 025 такта синхрониэирующей частоты. Сигнал (5), получаемый на выходе сумматора 19, управляет моментом считывания на этапе "вхождения в связь" по синхропоследовательности (А,В) по Блоки 5-9 образуют сигнал, равный градиенту от критерия по такту во время передачи синхрониэирующей последовательности (точки А, В). Получается он следуювям образом, По синфазному каналу в это время передается сигналХ(с) = 3 зхи(-(с + С , (1) а по квадратурному У(Е) = - 1) 5 (1+ за и(-( + с ) ), (2 где- текущий момент времени; Т =1/(2 Г ) - тактовый интервал или вресмя между посылками двухпоследовательных информационных символов;ль - неизвестная Фаза сигнала.Сигналы для следующих корректирующих устройств приемника и далее для потребителя считываются в дискретные моменты времени иТ с дополнительного выхода блока 5 памяти сигналов, где информация сдвинута относительно входа блока памяти сигналов на Т/4. За критерий принят квадрат расстояния между точками А,В:, Я) = Б (АВ) = 45 зди-с,. (3)ТМаксимум критерия соответствует правильному выбору момента считывания. Градиент от критерия по такту с 1 ОГ) 90 и, , Ф,- з 1.и-соз- с . (4)с 1 Т Т Т Величина (4) определяется из сигналов, взятых с выхода блока 3 в последовательные моменты времени с дискретностью Т, сдвинутые на Т/4 относительно основных моментов считывания и Т, т.е (и Т - Т/4), (и Т + Т/4), и + 1) Т - Т/4), (и + 1) ) Т + Т/4): команде от входа, поступающей на блок блок 4, на фиксированном отрезке времени. Регулирование тактовой синхронизации во время передачи синхропос 5 1490 ледовательности (А,В) осуществляется до тех пор, пока управляющий сигнал с сумматора 19 не станет равным нулю, что соответствует правильному выбору момента считывания.При этом блок 4 преобразованияуправляющего напряжения во временной сдвиг работает спедующим образом,Управляющий сигнал поступает с сумсумматора 9 на блок 26 переключения, который пропускает этот сигнал на фазовый дискриминатор 25 только во время передачи синхропоследовательности (А,В). Сигналом для включения 15 блока 26 служит занижение уровнявходного сигнала в течение 48 тактовых интервалов, что осуществляетсясоединением дополнительного входаблока 26 с входом приемника, По окончании передачи синхропоследовательности (А,В) блок 26 отключает сигналс выхода сумматора 19 от входа фазового дискриминатора 25, Далее настройка момента считывания осуществляется по другому сигналу, т.е, сигнална фазовый дискриминатор 25 поступает от другой схемы (не показана),Блок 5 памяти в каждом подканалепредстаьляет собой группу из шестипоследовательно соединенных регистров, в каждом из которых содержатсяпоследовательные отсчеты принятогосигнала через четверть такта Т/4,Сигналы снимаются с соответствующих отводов через каждый такт Т вмомен-ы времени= и Т. Сигнал,считываемый с каждого подканала с выхода регистра (т,ес дополнительного выхода блока 5) и поступающий на 40выходную клемму в тактовые моментывремени= п Т, соответствует, таким образом, в синфазном подканалесигналу Хп + 1) Т) и в квадратурном Уп + 1)Т).45Сигналы, считываемые с четырех-основных выходов блока 5, соответствуют в синфа зном подкан але Х ( (и + 1)юТ + Т/4), Хп + 1) Т - Т/4), Х х (пеТ + Т/4), Х(п Т - Т/4), а в квадратурном Ъи + 1)Т + М/4), Уп + + 1)фТ - Т/4), У(п Т + Т/4), У(п Т- Т/4),55Формула изобретенияПриемник дискретной информации,содержащий демодуляторы, входы кото 724 рык соединены и являются входом приемника, а выходы через соотвествующиефильтры нижних частот соединены спервыми входами исполнительных бло-,ков, вторые входы которых соединеныс выходом блока преобразования управляющего сигнала во временной сдвиг,первый вход которого соединен с выходом сумматора, а также первые блокпамяти, сумматор-накопитель и умножитель, выход одного исполнительногоблока соединен с входом первого блока памяти, о т л и ч а ю щ и й с ятем, что, с целью повышения достоверности приема за счет ускорениявхождения в связь, введены второйблок памяти, второй, третий, четвертый сумматоры-накопители, шесть инверторов, второй умножитель, причемпервый, второй выходы первого блокапамяти соответственно через первьй,второй инверторы соединены с первыми вторым входами первого сумматоранакопителя, третий и четвертый входыкоторого соединены с третьим и четвертым выходами первого блока памяти, выход первого инвертора соединенс первым входом второго сумматора-накопителя, второй, третий входы которого соединены соответственно с вторым и третьим выходами первого блокапамяти, четвертый выход которого через третин инвертор соединен с четвертым входом второго сумматора-накопителя, выход которого и выход перного сумматора-накопителя соединеныс соответствующими входами первогоумножителя, выход которого соединенс первым входом сумматора, выход другого исполнительного блока соединенс первым входом второго блока памяти,первый и второй выходы которого соответственно через четвертый и пятыйинверторы соединены с первым и вторым входами третьего сумматора-накопителя, третий и четвертый входы которого соединены с третьим и четвертым выходами первого блока памяти,выход четвертого инвертора соединенс первым входом четвертого сумматора-накопителя, второй и третий входыкоторого соединены с вторым и третьимвыходами второго блока памяти, четвертый выход которого через шестойинвертор соединен с четвертым входомчетвертого сумматора-накопителя, выход которого и выход третьего сумматора-накопителя соединены с соответ1490724 Фие.2 Составитель Н.ЛазареваТехред М.Дидык Редактор А.Огар Корректор С.Черни Заказ 3761/57 Тирах 626ПодписноеВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР113035, Москва, Ж Раущская наб д. 4/5 Производственно-издательский комбинат "Патент", г.ужгород, ул. Гагарина,01 ствующими входами второго умножителя,выход которого соединен с вторым входом сумматора, второй вход блока преобразования управляющего сигнала во временной сдвиг соединен с входамидемодуляторов, соответствующие выходы первого и второго блоков памятиявляются выходами приемника,